平成21年 (行ケ) 10026号審決取消請求事件

運営：アスタミューゼ株式会社

会員機能

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

関連審決	不服2005-21972

この判例の個人情報、企業機密に関する修正依頼をする

関連ワード	アクセス / 進歩性(29条2項) / 容易に発明 / 一致点の認定 / 相違点の判断 / 周知技術 / 慣用技術 / 技術常識 / 発明の詳細な説明 / 優先権 / 名義変更 / 参酌 / 技術的意義 / 容易に想到(容易想到性) / 実施 / 拒絶査定 / 拒絶理由通知 / 請求の範囲 / 拡張 / 変更 /

元本PDF	裁判所収録の全文PDFを見る

事件	平成 21年 (行ケ) 10026号審決取消請求事件
事件	原告深□市朗科科技股□有限公司訴訟代理人弁護士横井康真訴訟代理人弁理士森下賢樹同三木友由被告特許庁長官指定代理人石田信行同山崎達也同山本章裕同酒井福造
裁判所	知的財産高等裁判所
判決言渡日	2009/09/29
権利種別	特許権
訴訟類型	行政訴訟
主文	１原告の請求を棄却する。２訴訟費用は原告の負担とする。３この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。

事実及び理由
全容第1請求特許庁が不服2005-21972号事件について平成20年9月24日にした審決を取り消す。第2事案の概要1及びの両名が,発明の名称を「全電子フラッシュ・メモリ式外部記憶AB方法及びその装置」とする後記特許につき出願(本願)をしたところ,拒絶査定を受けたので,これを不服として審判請求をした。本件は,その後,上記両名から出願人の地位を譲り受けた原告が,特許庁から請求不成立の審決を受けたことから,その取消しを求めた事案である。 2争点は,本願が,下記引用文献1,2との関係で進歩性を有するか(特許法29条2項 ,である。)記(「」, ・引用文献1:特開平11-259605号公報発明の名称 PCカード出願人ティーディーケイ株式会社,公開日平成11年9月24日。以下これに記載された発明を「引用発明」という。甲8)・引用文献2:特開平10-63804号公報(発明の名称「PCカード及び周辺機器 ,出願人インターナショナル・ビジネス・マシ」ーンズ・コーポレイション,公開日平成10年3月6日。甲9)第3当事者の主張1請求原因( )特許庁における手続の経緯1及びは平成11年 1999年 11月14日及び平成12年2 AB ,() (000年)2月23日の優先権(いずれも中国)を主張して,平成12年1,「」 1月1日名称を全電子フラッシュ・メモリ式外部記憶方法及びその装置とする発明について特許出願(特願2000-334514号,請求項の数20,以下「本願」という,甲14。公開公報は特開2001-216099号〔甲1 )をし,平成17年3月25日付けで明細書の全文変更を内容〕とする手続補正(甲17,請求項の数14。平成17年6月14日付けでさらにその補正,請求項の数14,甲2 (以下「本件補正」という )をした ) 。 ,(), 。が拒絶査定甲20 を受けたのでこれに対する不服の審判請求をした特許庁は,同請求を不服2005-21972号事件として審理することとし,その後原告は,上記両名から出願人としての地位を譲り受けて,平成20年1月15日に,特許庁長官に対し出願人名義変更届(甲23)を提出したが,特許庁は,平成20年9月24日「本件審判の請求は,成り立た ,ない」との審決(出訴期間として90日を附加)をし,その謄本は平成2 。 0年10月9日原告に送達された。 ( )発明の内容2本件補正後の請求項の数は前記のとおり14であるが,そのうち請求項1の内容は,次のとおりである(以下この発明を「本願発明」という。)「請求項1】データを記憶するための少なくとも一つのフラッシュ・【メモリ(1)と,前記フラッシュ・メモリ(1)におけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,マイクロ・プロセッサ(21 ,USB又はIEEE1394インタフェース・コントロ )ーラ(22)及びUSB又はIEEE1394タップ(23)からなる記憶制御回路(2)と,その電圧入力側が前記USB又はIEEE1394タップ(23)と接続し前記USB又はIEEE1394タップ(23)と前記フラッシュ・メモリ(1)との間における電圧変換を提供する直流電源変換器(3)とからなるフラッシュ・メモリ式外部記憶装置であって,前記マイクロ・プロセッサ(21)は夫々USB又はIEEE1394インタフェース・コントローラ(22)及び前記フラッシュ・メモリ(1)に接続され,前記USB又はIEEE1394インタフェース・コントローラ(22)は夫々前記USB又はIEEE1394タップ(23)及び前記マイクロ・プロセッサ(21)に接続され,前() 記USB又はIEEE1394インタフェース・コントローラ 22はバス経由で外部のデータ処理システムのコンピュータに接続され,前記マイクロ・プロセッサ(21)内部にインタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着され,直流電力は,前記USB又はIEEE1394タップ(23)経由で前記外部のデータ処理システムから導入され,前記マイクロ・プロセッサ(21)と前記USB又はIEEE1394インタフェース・コントローラ(22)及び前記フラッシュ・メモリ(1)に提供されることを特徴とするフラッシュ・メモリ式外部記憶装置」。 ( )審決の内容3ア審決の内容は,別添審決写しのとおりである。その理由の要点は,本願発明は,その出願前に頒布された前記引用文献1,2に記載された各発明に基づき当業者が容易に発明をすることができたから特許法29条2項により特許を受けることができない,としたものである。イなお,審決は,上記判断に当たり,引用文献1(甲8)に基づく引用発明の内容を以下のとおり認定した上,引用発明と本願発明との一致点及び相違点を次のとおりとした。・引用発明の内容〉〈「フラッシュ・メモリと,フラッシュコントローラと,USB又はIEEE1394規格に対応しているインターフェース制御部と,USB又はIEEE1394規格に対応している物理層インタフェースと,を有するPCメモリであって,前記フラッシュコントローラは前記インターフェース制御部及び前記フラッシュ・メモリに接続され,前記インターフェース制御部は前記物理層インターフェース及び前記フラッシュコントローラに接続され,前記インターフェース制御部は接続ケーブルを介してデスクトップ型PCと接続され,前記フラッシュコントローラは前記PCカードをUSBポートに接続されたIDEドライブとして動作させることを実現させ,前記フラッシュメモリに対する処理を行うものであるPCメモリ」。・一致点〉〈本願発明と引用発明は,いずれも「データを記憶するための少なくとも一つのフラッシュ・メモリと,前記フラッシュ・メモリにおけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,処理手段,USB又はIEEE1394インタフェース・コントローラ及びUSB又はIEEE1394タップからなる記憶制御回路と,からなるフラッシュ・メモリ式外部記憶装置であって,前記処理手段は夫々USB又はIEEE1394インタフェース・コントローラ及び前記フラッシュ・メモリに接続され,前記USB又はIEEE1394インタフェース・コントローラは夫々前記USB又はIEEE1394タップ及び前記処理手段に接続され,前記USB又はIEEE1394インタフェース・コントローラはバス経由で外部のデータ処理システムのコンピュータに接続され,前記処理手段はインタフェース・スタンダード機能を実現させデータアクセスを制御するものである,フラッシュ・メモリ式外部記憶装置」である点。・相違点1〉〈本願発明は,上記処理手段のインタフェース・スタンダード機能を実現させデータアクセスを制御するという機能を,その「内部に」インタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェアが装着」された「マイクロ・プロセッサ」で実現しているのに対し,引用発明においては「フラッシュコントローラ」の具体的な構成については明示されていない点。・相違点2〉〈本願発明においては「直流電力は,前記USB又はIEEE139 ,4タップ経由で前記外部のデータ処理システムから導入され,前記マイクロ・プロセッサと前記USB又はIEEE1394インタフェース・コントローラ及び前記フラッシュ・メモリに提供される」のに対し引用発明に関する説明部分では,電力の供給路に関する記載はない点。・相違点3〉〈本願発明においては「その電圧入力側が前記USB又はIEEE1 ,394タップと接続し前記USB又はIEEE1394タップと前記フラッシュ・メモリとの間における電圧変換を提供する直流電源変換器」が設けられているのに対し,引用発明には電源変換器についての記載はない点。 ( )審決の取消事由4しかしながら,審決には以下に述べるような誤りがあるから,違法として取り消されるべきである。ア取消事由1(一致点認定の誤り)(ア)審決は,本願発明と引用発明との対比において「…引用発明にお ,ける『フラッシュコントローラ』の『USBポートに接続されたIDEドライブとして動作させる』なる事項は『インタフェース・スタンダード機能を実現させ』ることとも言える… (9頁28行～30行)とし」た。 (イ)この点に関し,本願発明の「インタフェース・スタンダード機能を実現」させるとの技術的意義が,特許請求の範囲の記載からは必ずしも明らかではないので,本願発明の詳細な説明の記載を参酌すると,本願明細書(甲2,図面については甲14〔特許願 )には,以下の記載が〕ある。・「…マイクロ・プロセッサの中に,電子フラッシュ・メモリ式外部記憶装置のファーム・ウェア()を設計し,それを初期化させて標準インFirmwareタフェースの操作リクェストと電子フラッシュ・メモリ式外部記憶装置の所定操作リクェストに使い,その操作結果をリクェスタに送り返す役目を果たす。それと同時に,電子フラッシュ・メモリ式外部記憶装置のドライバー()をオペレーティング・システムにインストールする。… (段落Driver 」【0009 )】・「…ファームウェアはマイクロ・プロセッサに設置され,そのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記, , 憶装置がプラグ・インされるとドライバーと協力して該装置を初期化させオペレーティング・システム又はドライバーのリクェストに基づいて,インタフェース・スタンダード操作或いは外部記憶装置の操作コマンドを実行する(段落【0017 ) 。」】・「前記ドライバーはそのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ファームウェアと協力して該装置を初期化させ,外部記憶装置のデバイス・アイデンティファイアを作成させかつそれを表示させる指令をオペレーティング・システムに伝える。そのドライバーは,オペレーティング・システムから伝送されてきた外部記憶装置に対する操作リクェストも処理する。しかし,現在,前記操作リクェストが主にディスク操作フォーマットを用い,ドライバーで電子フラッシュ・メモリ式外部記憶装置の操作指令に転換しなければならないため,それから,その操作指令を汎用インタフェース・バス・スタンダードに基づいてパケットに入れて,ファームウェアまで伝えて,そこで実行する。ドライバーはプラグ・イン・プレイ操作とオペレーティング・システムとの協力操作も実行する。外部記憶装置がプラグ・アウトされると,ドライバーは該外部記憶装置のデバイス・アイデンティファイアを消去する指令を出す (段落【0018 ) 。」】・「前記データ処理システムは,コンピュータと前記外部記憶装置相互間の情報伝達路に汎用インタフェース・バスを採用するから,インタフェース・カードを設置する必要はない。それに加えて,膨大な物理ドライバーと機械回転部とが無いから,軽量で起動が速くてプラグ・イン・プレイが可能となる。前記外部記憶装置は供給電源が汎用インタフェース・バスから導入されるため,外部電源が不要で,使用が便利となる。目前,採用された汎用インタフェース・バスはUSB(汎用シリアルバス)で,USBというのが新たなコンピュータ・インタフェースのインターナショナル・スタンダードであり,これにより,従来のパラレル,シリアル,キーボードとマウス等のインタフェースを代替することができる。… (段落【0020 ) 」】・「前記データ処理システムとその外部記憶装置との間の情報伝達方法は,専用インタフェースに定義された情報伝達方法を採用せずに,汎用インタフェース・バス・スタンダードに規定された標準方法を採用する。伝送する情報は,汎用インタフェース両側のドライバーとファームウェアによって,それぞれコミュニケーション・プロトコールに基づいてパケット化されて,相手に伝送される (段落【0024 ) 。」】・「本発明にかかる他の実施例において,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達通路には汎用インタフェース・バスのIEEE1394バスも選択できる。この場合,外部記憶装置の供給電源はIEEE1394バスから導入され,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達方法はIEEE1394バス・スタンダードに規定された標準方法を採用する (段落【0026 ) 。」】・「オペレーティング・システムは読み出し操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク読み出し操作で,USB及びフラッシュ・メモリの操作方式と違うため,ドライバーはその操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。それから,更に,ドライバーは,転換後の操作指リクエスト(判決注: 操作リクェスト」の誤記であることに争いがない)をU 「SBスタンダードに基づいてパケット化すると共に該パケット化された読み出し操作リクェストをオペレーティング・システムのボトム・レイヤーに伝える。オペレーティング・システムのボトム・レイヤーからの読み出し操作リクェストを,USB経由で,電子フラッシュメモリ式外部記憶装置のマイクロ・プロセッサにランニングしているファームウェアまで伝送して,ファームウェアはその読み出し操作を実行し,読み出されたデータ及びステータスを,オペレーティング・システムのボトムレイヤーを通じてドライバーまで返送する。そして,そこから読み出されたデータ及びステータスがオペレーティング・システムのボトムレイヤーに伝送される。それで,読み出し操作が完了する (段落【0042 ) 。」】(ウ)以上の記載からすると,本願発明においては,ファームウェアと,オペレーティング・システム内にインストールされたドライバーとの間において操作リクェスト等の情報を伝送するに際し,情報を「汎用インタフェース・バス・スタンダードに基づいたパケット」として伝送している。そして,汎用インタフェース・バスとしては,専ら,インターナショナル・スタンダードであるUSB又はIEEE1394を用いるものとされている。すなわち,本願発明においては,フラッシュ・メモリ式外部記憶装置と外部のデータ処理システムのコンピュータ(オペレーティング・システム)間における情報伝達を,USB又はIEEE1394の通信プロトコルに基づいて行っているものである。したがって,本願発明における「インタフェース・スタンダード機能を実現」するという構成は,USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定することといえる。 (エ)他方,引用発明の記載された引用文献1(甲8)には,以下の記載がある。・「…フラッシュコントローラ46は,PCカードインタフェースとして機能し,共通信号線Aと非共通信号線Bとに入力された入力信号をデコードし,デコードした入力信号に基づいて制御信号線Cを介してフラッシュメモリ41-1～41-3に対する処理を行ったり,またIDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う。… (段落【0065 ) 」】・「パラレル信号に変換された制御信号はIDEコマンドデコーダ44-2でデコードされてIDEホストインタフェース44-3を経由して共通信号線Aに出力される。共通信号線Aに出力された制御信号はIDEインタフェース47を経由してフラッシュコントローラ46に伝達され,所定の処理がフラッシュメモリ41-1～41-3に対して行われる。以上説明した動作により,PCカード40をデスクトップ型PCのUSBポートに接続されたIDEドライブとして動作させることができるようになる段。」(落【0069 )】(オ)上記記載から,引用発明においては,PCカードと外部のPCとの情報伝達はIDEプロトコルに基づいて行われていることは明らかであり,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成は,IDEプロトコルを用いてPCカードとデスクトップ型等のPCとの間の情報伝達を行うことを意味する。 (カ)ここで,USB及びIEEE1394はシリアルバス通信であり,これらの通信プロトコルは,このシリアルバス通信の形態に適合するように定められている。シリアルバスであるUSBを利用する場合,電源や接地以外の有意な信号線は2本しかなく,その2本の信号線を時分割で利用し,伝送すべき内容を細切れにして送っている。そうした細切れの伝送を解釈して一連の所定の処理を完遂するためには,ハードウェアのほかにドライバーによる手助けが必要になる(甲3〔フリー百科辞典「ウィキペディア」による「シリアル通信,Wikipedia 」…,2009年〔平成21年〕3月30http://ja.wikipedia.org/wiki/%E3%日打出し ,甲4〔フリー百科辞典「ウィキペディア」による〕 Wikipedia「, ,2009年〔平 Universal Serial Bushttp://ja.wikipedia.org/wiki/USB 」成21年〕3月30日打出し。〕), , これに対し IDEはハードディスクインタフェースのひとつでありパラレルバス通信を採用しており,IDEプロトコルは,パラレスバス通信の形態に適合するように定められている。IDEは,IBMのPC/ATという世界標準のパーソナルコンピュータに採用されたハードディスク用のインタフェースであり,40本や80本という多数の信号線を備える。IDEを利用すると,信号の解釈にドライバーは必要ない。この簡便さがIDEの魅力となっているのであり(甲5〔フリー百科辞典「ウィキペディア」による「パラレル通信,Wikipedia 」…,2009年〔平成21年〕3月30http://ja.wikipedia.org/wiki/%E3%日打出し ,甲6〔ケーブルの40芯/80芯タイプはど〕「 PC Hints:IDEちらを選ぶべきか ? 」と題するウエブサイト ,…2009年〔平成21年〕3月http://www.atmarkit.co.jp/fpc/pchints/01130日打出し ,甲7〔オンライン・コンピューター用語辞書」と題す〕「るウエブサイト, ,2009年http://www2.nsknet.or.jp/~azuma/menu.htm〔平成21年〕3月30日打出し,ドライバーの存在を前提とするU 〕)SBまたはIEEE1394のプロトコルとは本質的に異なるのである。 (キ)以上のとおり,本願発明における「インタフェース・スタンダード機能を実現」するという構成と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成とは,異なる通信プロトコルを採用したものであり,その技術的意義は異なる。したがって,審決が,これらの両構成を一致点と認定したことは誤りである。イ取消事由2(相違点1についての判断の誤り)(ア)審決は,相違点1に関し「…引用発明における『フラッシュコント ,ローラ』を『内部に』インタフェース・スタンダード機能を実現させデータアクセスを制御する『ファームウェアが装着』された『マイクロ・プロセッサ』で実現することは,当業者であれば,容易に想到し得たことである(11頁22行～26行)と判断した。。」(イ)しかし,引用発明において,フラッシュコントローラに換えて「内,部」に,インタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサを設けることはできない。そもそも,上記のとおり,本願発明における「インタフェース・スタンダード機能を実現させる」という構成と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成とは,全く別のものであり,この相違する構成に関していずれの引用文献にも記載されていないことからしても,相違点1について容易に想到しうるという審決の判断は誤りである。 (ウ)仮に,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成が本願発明における「インタフェース・スタンダード機能を実現させる」という構成に相当するとしても,引用発明においては,IDEプロトコルに従った情報伝達の実現のために,フラッシュコントローラ外にIDEコマンドデコーダ,IDEホストインタフェース及びIDEインタフェース(以下「外部機構」という )が設けられ。ている。このように,引用発明においては,IDEプロトコルに従った情報伝達の実現の一部を担う外部機構が,すでに存在しているにもかかわらず,フラッシュコントローラに換えて,その内部においてIDEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ない。 (エ)したがって,審決が,相違点1について,当業者であれば容易に想到できると判断したことは誤りである。 2請求原因に対する認否請求の原因( )・( )・( )の各事実はいずれも認めるが,同( )は争う。 123 43被告の反論審決の判断は正当であり,審決に原告主張の誤りはない。 ( )取消事由1に対し1ア本願発明の特許請求の範囲に「インタフェース・スタンダード機能」を修飾する語はないから,特許請求の範囲の記載のみからすれば「インタ ,フェース・スタンダード機能」は,何処と何処の間のインタフェースの如何なる規格であるとの限定はなされていない。また,本願明細書(甲2,14)の発明の詳細な説明には,特許請求の範囲の「インタフェース・スタンダード機能」が,何処と何処の間のインタフェースの如何なる規格であるかを明示する記載は見当たらない。そして,本願明細書の発明の詳細な説明記載の実施例において,オペレーティング・システムのトップレイヤーとボトムレイヤーの間で,外部記憶装置駆動用のドライバーは,ディスク操作フォーマットを用いた操作リクェストを電子フラッシュ・メモリ式外部記憶装置の操作指令に転換し,それから,その操作指令を汎用インタフェース・バス・スタンダードに基づいてパケットに入れてファームウェアまで伝えている(段落【0018。ここで「オペレーティング・システムは読み出し操作リクェスト】),を受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク読み出し操作で,USB及びフラッシュ・メモリの操作方式と違う (段落【0042 )と記載され「オペレーティング・シス」】,テムは書き込み操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク書き込み操作で,USB及びフラッシュ・メモリの操作方式と違う (段落【0044 )と記載さ」】れているように「ディスク操作フォーマット」を用いた操作リクェスト ,が「USB又はIEEE1394」とは異なった「インタフェース・ス ,タンダード」であることは明らかなことである。したがって,オペレーティング・システムのトップレイヤーから外部記憶装置駆動用のドライバーを介して見た外部記憶装置は「USB又はIEEE1394」とは異な ,る「ディスク操作フォーマット」に従った「インタフェース・スタンダード」で動作するものである。また,本願明細書の発明の詳細な説明記載の実施例において,外部記憶装置駆動用のドライバーは,操作指令を汎用インタフェース・スタンダードに基づいてパケットに入れて,ファームウェアまで伝え(段落【0018,又は,オペレーティング・システムのボトムレイヤーにてリードコ】)マンドを汎用インタフェースバス制御回路経由でファームウェアまで伝え(段落【0022 )ている。このことからすると,オペレーティング・】システムのボトムレイヤーから見れば,外部記憶装置は「USB又はI ,EEE1394」に従った「インタフェース・スタンダード」で動作するものである。また,本願明細書の「…該インタフェース・コントローラ22は,…パラレル・インタフェース(該インタフェースはほとんどの一チップと接続でき,8ビットであり,速度が速く,構成が簡単である)を設けており,DMA機能を実現することもできる(段落【0034 )の記載,及び。」】図6 からすると汎用バスインタフェースコントローラ22 とマ【】,「」「イクロプロセッサ21」とは,何らかの取り決め(本願明細書又は図面では詳細には開示されていない)に従った「パラレル」の「インタフェース・スタンダード」で動作をするものである。したがって,実施例の「マイクロプロセッサ」は「ディスク操作フォ ,ーマット」に従った「インタフェース・スタンダード「USB又はIE」,EE1394」に従った「インタフェース・スタンダード」及び「パラレル・インタフェース」に従った「インタフェース・スタンダード」を実現させる役割の一端を担っていることは明らかであってこれらいずれのイ ,「ンタフェース・スタンダード」を,本願発明の特許請求の範囲の「マイクロ・プロセッサ(21)内部」の「ファームウェア」で実現させる「インタフェース・スタンダード」として解釈しても矛盾は生じない。そうすると,本願明細書の発明の詳細な説明記載の実施例と照らし合わせてみても,本願発明の特許請求の範囲の「インタフェース・スタンダード」を,何処と何処の間のインタフェースの如何なる規格であるとのように限定解釈すべき特段の事情は見当たらない。よって,本願発明の特許請求の範囲の「インタフェース・スタンダード機能を実現させ」ることは,その文言通りに「インタフェース・スタンダード機能を実現させ」ることと解釈すべきであり,これを限定して解釈すべきではなく,原告の主張は失当である。イ原告の主張する「インタフェース・スタンダード機能を実現」すると ,は「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定する」ことであり,これは「データ処理システムのコンピュータとフラッシュ・メモリ式外部記憶装置全体との間でUSBプロトコル又はIEEE1394の通信プロトコルを用いている」との意味であると解されるところ,原告が上記主張の根拠とする引用箇所を参酌しても「インタフェース・スタンダード機能を実現させ」るなる文言を説明 ,する記載はない。また類似する記載として,原告引用箇所中の段落【0017】に「インタフェース機能「インタフェース・スタンダード操作」との記載が見ら」れるが,ここでいう「インタフェース機能「インタフェース・スタンダ」ード操作」が「USB又はIEEE1394」規格のものである旨の記載もない。さらに,原告の主張には論理の飛躍がある。すなわち,ファームウェアと,オペレーティング・システム内にインストールされたドライバーとの間において,操作リクェスト等の情報を伝送するのに際し,かかる情報を「汎用インタフェース・バス・スタンダードに基づいたパケット」として,「 ,, 伝送していることとかかる汎用インタフェース・バスとしては専らインターナショナル・スタンダードであるUSB又はIEEE1394を」, , 用いるものとされていることとの論理的な組み立てをいかに試みても「ファームウェア」が「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定する」ものであるとの結論を導き出すことはできない。また,本願明細書の実施例の「マイクロプロセッサ」は「ディスク操 ,作フォーマット」に従った「インタフェース・スタンダード「USB又」,はIEEE1394 に従ったインタフェース・スタンダード及びパ」「」「ラレル・インタフェース」に従った「インタフェース・スタンダード」を実現させる役割の一端を担っていることは明らかであるから,電子フラッシュ・メモリ式外部記憶装置と外部のデータ処理システムのコンピュータ(オペレーティング・システム)間における情報伝達を,USB又はIEEE1394の通信プロトコルに基づいて行っているからといって,この電子フラッシュ・メモリ式外部記憶装置と外部のデータ処理システムのコンピュータ(オペレーティング・システム)間における情報伝達に関する記載のみを,本願発明の「インタフェース・スタンダード機能」の解釈に用いるべき理由はない。したがって,仮に「インタフェース・スタンダード機能を実現させ」るという本願発明を特定するために必要な事項の解釈に当たって原告引用箇所の記載を参酌したとしても,これを「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定すること」であるとの結論を導き出すことはできない。ウまた引用文献1(甲8)の「…デスクトップ型PCのUSBポートに接続されたUSB接続ケーブルのコネクタとPCカード40のUSB物理層インタフェース43とが接続された場合には,デスクトップ型PCからの制御信号(シリアル信号)が入力されてUSBラインドライバ/レシーバ44-1のレシーバで受信され,次いで制御信号のシリアル/パラレル変換が行われる(段落【0068 )の記載,及び「…また,上記第1 。」】,乃至第4の実施の形態によるPCカードにおいては,第2のインタフェース部101がUSB規格に対応している場合で説明したが,例えばデスクトップ型PCがIEEE1394規格に対応したインタフェース及びコネクタを有しているのであれば,上記実施の形態のPCカード1,20,30,40の第2のインタフェース部101をIEEE1394規格に対応したインタフェースにしてももちろんよい(段落【0070 )の記載。」】からすると,引用発明が採用しているPCカードとデスクトップ型PCとの間のインタフェースは「USB又はIEEE1394」であることは ,明らかである。また,引用文献1(甲8)の「パラレル信号に変換された制御信号はIDEコマンドデコーダ44-2でデコードされてIDEホストインタフェース44-3を経由して共通信号線Aに出力される。共通信号線Aに出力された制御信号はIDEインタフェース47を経由してフラッシュコントローラ46に伝達され,所定の処理がフラッシュメモリ41-1～41-3に対して行われる。… (段落【0069 )の記載からすると,引用文」】献1(甲8)に記載の実施例においては「IDE」は,PCカード内部で用いられているだけである。したがって,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成は,IDEプロトコルを用いてPCカードとデスクトップ型等のPCとの間の情報伝達を行うことを意味する,との原告の主張は失当である。以上から,引用発明の「USBポートに接続されたIDEドライブとして動作させる」は,文言通りに「USBポートに接続されたIDEドライブとして動作させる」と解釈すべきものである。エ本願発明の特許請求の範囲の「インタフェース・スタンダード機能を実現させ」は,その文言通りに解釈すべきものであり「USB又はIEE ,E1394の通信プロトコルを用いた情報伝達を実現できる環境を設定すること」と解釈すべきものではない。そして,引用発明の「USBポートに接続されたIDEドライブとして動作させる」も,その文言通りに「USBポートに接続されたIDEドライブとして動作させる」と解釈すべきものであり,これは「インタフェース・スタンダード機能を実現」することに他ならない。したがって,本願発明の「インタフェース・スタンダード機能を実現させ」ることと,引用発明の「USBポートに接続されたIDEドライブとして動作させる」こととは,その技術的意義は同じであり,審決が,これらを一致点と認定したことに誤りはなく,原告の主張は失当である。オなお,引用発明においても「USB」の規格が,PCカードとデスク ,トップ型PCとの間の情報伝達に用いられていることは明らかである。そして,引用発明の「フラッシュコントローラ」はPCカードをUSBポートに接続されたIDEドライブとして動作させる役割の一端を担うものである。よって,仮に本願発明の特許請求の範囲の「インタフェース・スタンダード機能を実現させ」ることを「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定すること ,これを外部」のデータ処理システムのコンピュータとフラッシュ・メモリ式外部記憶装置全体がUSB又はIEEE1394の通信プロトコルを用いて情報伝達することと限定解釈したとしても,このことは,引用発明と何ら相違するものではないので,審決の結論に影響を与えるものではない。 ( )取消事由2に対し2「」, ア本願発明のインタフェース・スタンダード機能を実現させることと「」引用発明の USBポートに接続されたIDEドライブとして動作させることとは,その技術的意義は同じであり,これを根拠とする審決の相違点の判断に誤りはなく,原告の主張は失当である。イ引用文献1(甲8)のIDEコマンドデコーダ,IDEホストインタフェース及びIDEインタフェース,すなわち「外部機構」は,IDEプロ,「」トコルに従った情報伝達の実現の一部を担ってはいてもこの外部機構のみでIDEプロトコルに従った情報伝達を実現し得るものではないから,上記原告の主張は,技術常識に反するものである。現に,引用文献1(甲8)には「…フラッシュコントローラ46は…IDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う。… (段落【0065「…共通信号線Aに」】),出力された制御信号はIDEインタフェース47を経由してフラッシュコントローラ46に伝達され,所定の処理がフラッシュメモリ41-1～41-3に対して行われる。… (段落【0069 )との記載がある。」】,「」「」「」この記載によればIDEインタフェースは制御信号の伝達をするだけであり「制御信号」による「フラッシュメモリ」に対する処 ,理を行うのは「フラッシュコントローラ」である。すなわち「フラッシ ,ュコントローラ」は「IDEインタフェース」経由で「伝達」された「制御信号」による「フラッシュメモリ」に対する「処理」を実現するものであるから,明らかに「IDEプロトコルに従った情報伝達を実現」するともいえるものである。そして,フラッシュメモリに対する処理が,特殊な処理となることは当業者の技術常識であり,かかる処理のためにマイクロプロセッサを利用することは当業者の常套手段に他ならない。現に甲9(引用文献2)に記載のものにおいてはフラッシュメモリに対する処理をマイクロプロセッサを用いて実現している。そうすると「フラッシュコントローラに換えて,その内部においてI ,DEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ない」との原告の主張は失当である。また,IDEは「ハードディスク用のインタフェース」であり,半導体メモリ用のインタフェース規格ではない。このような「ハードディスク用のインタフェース」に「ハードディスク」ではない半導体メモリを接続する場合にも,特殊な処理を要することは当業者の技術常識であり,そのためにマイクロプロセッサを利用することも当業者が適宜採用している周知技術である。例えば,甲12(特開平6-124596号公報,発明の名称「フラッシュメモリを使用した記憶装置 ,出願人株式会社日立製作所,公開日」平成6年5月6日)の【図17 ,段落【0018】には「ISA,EI 】SA,マイクロチャネル,SCSIなどのバス」に接続される「フラッシュメモリを用いた記憶装置」が開示され,そのインタフェースの実現のために「プロセッサ3」を利用することが記載されている。また,乙1(特開平7-78056号公報,発明の名称「半導体ディスク装置 ,出願人」株式会社東芝,公開日平成7年3月20日)には「IDEインターフェース (段落【0020 )に接続するための「半導体ディスク装置」に, 」】「MPUと,このMPUの動作を制御するファームウェアプログラムが記憶されたローカルメモリを含んでいるアクセスコントローラ14段」「」(落【0024 )を用いることが記載されている。】したがって,引用発明が「IDEドライブとして動作する」という点からみても「フラッシュコントローラに換えて,その内部においてIDE ,プロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ない」との上記原告の主張は失当である。そして,審決も言及する(11頁14行～16行)ように,従来からプログラム用のメモリを内蔵するマイクロ・プロセッサを種々の機能実現手段として採用することは一般的になされていた周知慣用技術であるから,引用発明における「フラッシュコントローラ」を「内部に」インタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェアが装着」された「マイクロ・プロセッサ」で実現することは,当業者であれば,容易に想到し得たことであるとする審決の判断に誤りはない。第4当裁判所の判断1請求原因( )(特許庁における手続の経緯 ,( )(発明の内容 ,( )(審決1 23 ))の内容)の各事実は,いずれも当事者間に争いがない。 2取消事由1(一致点認定の誤り)について( )原告は,本願発明の「インタフェース・スタンダード機能を実現させ」1るという構成と,引用発明における「フラッシュコントローラ」の「USBポートに接続されたIDEドライブとして動作させる」との構成の技術的意義は異なるから,両者を一致点と認定した審決は誤りである旨主張する。ア上記のとおり,本願発明の特許請求の範囲には「インタフェース・ス ,タンダード機能を実現させ」ると記載されているところ,この「インタフェース「スタンダード」の語に関し,辞書・文献等には以下の記載があ」,る。 (ア)インタフェースに関し・甲25(NEC Eラーニング事業部編〔守安由紀子執筆〕情報処理技術者基本情報図解テキスト?@ 「ハードウェアとソフトウェア改訂版」2003年〔平成15年〕1月24日改訂1刷発行,日本経済新聞社)「コンピュータ本体と周辺機器との間のデータのやりとりを行うための接続規格やルールを,インタフェースといいます。… (180頁下4 」行～下3行)(「」・甲26 江村潤朗監修コンパクト版図解コンピュータの大百科平成8年10月20日第1版第1刷発行,株式会社オーム社)「…インタフェースというのは,パソコンの中の並列信号を直列信号に変換してモデムに送り出したり,入ってくる信号に対してはその逆の変換を行う装置である。… (86頁文章部分15行～16行) 」・甲27(小学館ランダムハウス英和辞典第二版編集委員会編「ランダムハウス英和大辞典」1997年第2版第5刷発行,株式会社小学館)「…4(異種のものの間の)対話,連絡,意思疎通…6〔コン interface〕. [] ピュータインターフェース ( )コンピュータの各装置プログラム 1間の情報伝達装置[プログラム,ネットワーク .( )コンピュータと人 ] 2,. 」() 間とをつなぐ装置;ディスプレーキーボードなど …1395頁・甲30( 超図解パソコン用語事典2001年版 ,2000年1 「」 R2月27日第2刷発行,株式会社エクスメディア)「インターフェース?@(周辺装置の規格や仕様)複数の機器 interfaceを接続するための装置,または接続手順を定めた規約や,装置の規格や仕様そのもののこと。…?A(人間と機械との接点の概念)人間が直接利用する機器の操作方法や,データを表示する画面など,人間と機械との接点のこと。ヒューマンインターフェースともいう。… (310頁～」311頁)(イ)「スタンダード」に関し・甲28(小学館ランダムハウス英和辞典第二版編集委員会編「ランダムハウス英和大辞典」1997年第2版第5刷発行,株式会社小学館)「…1…(比較・判断のための)基準,規範,尺度,手本…」 standard(2640頁)イ一方,本願明細書(甲2,14)には,以下の記載がある(下線は判決で付記。)(ア)特許請求の範囲(甲2。便宜のため,判決において?@以下の段落を付けた)・【請求項1 「データを記憶するための少なくとも一つのフラッシュ・メ】モリ(1)と(段落?@),」「前記フラッシュ・メモリ(1)におけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,マイクロ・プロセッサ(2), () 1USB又はIEEE1394インタフェース・コントローラ 22及びUSB又はIEEE1394タップ(23)からなる記憶制御回路(2)と(段落?A),」「その電圧入力側が前記USB又はIEEE1394タップ(23)と接続し前記USB又はIEEE1394タップ(23)と前記フラッシュ・メモリ(1)との間における電圧変換を提供する直流電源変換器(3)とからなるフラッシュ・メモリ式外部記憶装置であって(段落?B),」「前記マイクロ・プロセッサ(21)は夫々USB又はIEEE1394() () インタフェース・コントローラ 22 及び前記フラッシュ・メモリ 1に接続され,前記USB又はIEEE1394インタフェース・コントローラ(22)は夫々前記USB又はIEEE1394タップ(23)及び前記マイクロ・プロセッサ(21)に接続され,前記USB又はIEEE1394インタフェース・コントローラ(22)はバス経由で外部のデータ処理システムのコンピュータに接続され前記マイクロ・プロセッサ 2 , (1)内部にインタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着され(段落?C),」「直流電力は,前記USB又はIEEE1394タップ(23)経由で前記外部のデータ処理システムから導入され前記マイクロ・プロセッサ 2 , (1 と前記USB又はIEEE1394インタフェース・コントローラ 2 ) (2)及び前記フラッシュ・メモリ(1)に提供されることを特徴とするフラッシュ・メモリ式外部記憶装置(段落?D)。」(イ)発明の詳細な説明(甲2)・「上記を纏めてみると,今の技術ベースのフロッピ・ディスク及びその他の外部記憶装置を代替もしくは補強できる一種の新たなパソコン外部記憶装置に対する必要性が社会に差し迫ってきた。とりわけ,ノート・パソコンと手持ち設備が日に日に普及しつつある現在はこの必要が切迫し,ノートパソコンと手持ち設備とを軽便,小容積,携帯しやすくしなければならないからである。が,フロッピ・ドライバー及びその他のドライバーは容積が大きく扱いにくくてそれにふさわしくない。実際は,軽便,携帯しやすくするため,世界で,パソコンに内装フロッピ・ドライバー或いはMOドライバーを付けないようにするケースが増えつつある(段落【00。」03 )】・「発明が解決しようとする課題】【本発明は,前述の従来技術の問題を解消させる電子フラッシュ・メモリ式外部記憶方法及び装置を提供する。電子式フラッシュ・メモリを取り入れて,汎用データ・ハイウェー・インタフェースとプラグ・イン・プレイ等の技術を利用することによって,全てのエレメントとプリント基板が一体的され,即ちモジュール化されるよう,単純で軽便で携帯しやすく使用しやすく高信頼性,大容量,高速度のデータ記憶装置を,パソコン・ユーザに提供し,それに加えて,ソフトウェアだけでその外部記憶装置機能が実現でき,なお同じでないオペレーティング・システムに実現できる。それに,データ・ハイウェーをサポートする各種のデータ処理システムに適用する(段落【0006 ) 。」】・「課題を解決する手段】【本発明の目的は下記の発明で達する(段落【0007 ) 。」】・「電子フラッシュ・メモリ式外部記憶方法を,それに使う直流電源と記Flash 憶媒体とも含めて,設計し,前記記憶媒体がフラッシュ・メモリ()であり,但し,Memory1.採用された全てのエレメントとプリント基板は,一体的され,即ちモジュール化され,2.フィジカル・ドライバーの代わりに,ソフトウェアでの駆動で外部記憶機能を実現させ,3.記憶操作中は全てのエレメントが動かない状態にあることを特徴とするものである(段落【0008 ) 。」】・「前記電子フラッシュ・メモリ式外部記憶方法には,さらに,前記電子フラッシュ・メモリ式外部記憶装置に装着されている直に電子記憶媒体をコントロールしインタフェース機能を実現させるファームウェア(Firmw)。 , are が使われる該ファームウェアはマイクロ・プロセッサに設置されそのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ドライバーと協力して該装置を初期化させ,オペレーティング・システム又はドライバーのリクェストに基づいて,インタフェース・スタンダード操作或いは外部記憶装置の操作コマンドを実行する(段落【0017 ) 。」】「 , ・前記ドライバーはそのソフトウェア・フローチャートに従って作動し前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ファームウェアと協力して該装置を初期化させ,外部記憶装置のデバイス・アイデンティファイアを作成させかつそれを表示させる指令をオペレーティング・システムに伝える。そのドライバーは,オペレーティング・システムから伝送されてきた外部記憶装置に対する操作リクェストも処理する。しかし,現在,前記操作リクェストが主にディスク操作フォーマットを用い,ドライバーで電子フラッシュ・メモリ式外部記憶装置の操作指令に転換しなければならないため,それから,その操作指令を汎用インタフェース・バス・スタンダードに基づいてパケットに入れて,ファームウェアまで伝えて,そこで実行する。ドライバーはプラグ・イン・プレイ操作とオペレーティング・システムとの協力操作も実行する。外部記憶装置がプラグ・アウトされると,ドライバーは該外部記憶装置のデバイス・アイデンティファイアを消去する指令を出す(段落【0018 ) 。」】・「前記電子フラッシュ・メモリ式外部記憶装置は全ての汎用インタフェースをサポートできるデータ処理システムに適用され,なお,以下の特徴を有する(段落【0019 ) 。」】・「前記データ処理システムは,コンピュータと前記外部記憶装置相互間の情報伝達路に汎用インタフェース・バスを採用するから,インタフェース・カードを設置する必要はない。それに加えて,膨大な物理ドライバーと機械回転部とが無いから,軽量で起動が速くてプラグ・イン・プレイが可能となる。前記外部記憶装置は供給電源が汎用インタフェース・バスから導入されるため,外部電源が不要で,使用が便利となる。目前,採用された汎用インタフェース・バスはUSB(汎用シリアルバス)で,USBというのが新たなコンピュータ・インタフェースのインターナショナル・スタンダードであり,これにより,従来のパラレル,シリアル,キーボードとマウス等のインタフェースを代替することができる。その目的は,す,, べてのコンピュータに統一的なインタフェースを提供し伝送速度を上げ接続可能な外部装置の数を増やし,伝送距離を延長させて,コンピュータ・ユーザに便利を図ることにある。現在,数多くの外部装置,例えば,スキャナー,プリンタ,デジタルカメラ,キーボードとマウス等に既にUSBインタフェースを採用している(段落【0020 ) 。」】・「前記外部記憶装置に対する読み出し方法は,A. オペレーティング・システムのトップレイヤーにてユーザからの読み出し指令(該指令のフォーマットが今や馴染んできたディスク操作指令のフォーマットである)を受け取るステップと,B. オペレーティング・システムから前記読み出し指令をドライバーまで伝えるステップと,C.ドライバーにてディスク操作フォーマットの読み出し指令をファームウェアが認識実行できるリード()コマンドに転換してオペレーテreadィング・システムのトップレイヤーに伝送するステップと,D. オペレーティング・システムのボトムレイヤーにて前記リードコマンドを汎用インタフェース・バス制御回路経由で前記ファームウェアまで伝えるステップと,E.そのファームウェアが前記リードコマンドを実行し,かつ,その操作結果とステータスをドライバーに伝送するステップとからなる(段落。」【0022 )】「 , ・前記データ処理システムとその外部記憶装置との間の情報伝達方法は専用インタフェースに定義された情報伝達方法を採用せずに,汎用インタフェース・バス・スタンダードに規定された標準方法を採用する。伝送する情報は,汎用インタフェース両側のドライバーとファームウェアによって,それぞれコミュニケーション・プロトコールに基づいてパケット化されて,相手に伝送される(段落【0024 ) 。」】・「本発明にかかる他の実施例において,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達通路には汎用インタフェース・バスのIEEE1394バスも選択できる。この場合,外部記憶装置の供給電源はIEEE1394バスから導入され,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達方法はIEEE1394バ。」(【】) ス・スタンダードに規定された標準方法を採用する段落 0026・「図1は本発明にかかる電子フラッシュ・メモリ式外部記憶装置の汎用ハードウェアブロック図であり,図2はUSBインタフェースを採用した電子式フラッシュ・メモリ外部記憶装置の破断図である。前記電子フラッシュ・メモリ式外部記憶装置は完全に一つのハウジング5の中に収容され,各エレメントが前記ハウジング5内のプリント基板に配置され,ソフトウェアで駆動されて,記憶機能を実現させる。そして,操作中に前記電子フラッシュ・メモリ式外部記憶装置及びその全ての電子素子が物理的に完全に動かない状態にある(段落【0028 ) 。」】・「前記シリアル・インタフェース・コントローラ22において,モデルナンバがPDIUSBD12のチップD2,水晶発振器Y1,コンセントC1～C2及びC7～C8,抵抗R1～R3及びR10と発光ダイオードV3が含まれる。水晶発振器Y1とコンセントC1,C2とを直列接続して閉回路にし,水晶発振器Y1の両側をそれぞれチップD2の22,23番ピンに接続しチップD2の25,26番ピンをそれぞれ抵抗R2,R1,。を経由して汎用シリアルバス・タップ23の22 23番ピンに接続する該インタフェース・コントローラ22は,USBのデータI/O及びその制御に使い,USBスタンダード1.0及び1.1に合致し,パラレル・インタフェース(該インタフェースはほとんどの一チップと接続でき,8ビットであり,速度が速く,構成が簡単である)を設けており,DMA機能を実現することもできる(段落【0034 ) 。」】「 , ・オペレーティング・システムは読み出し操作リクェストを受けてからこのリクェストをドライバーに伝える。しかし,この操作が標準のディス, , ク読み出し操作で USB及びフラッシュ・メモリの操作方式と違うためドライバーはその操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。それから,更に,ドライバーは,転換後の操作指リクエストをUSBスタンダードに基づいてパケット化すると共に該パケット化された読み出し操作リクェストをオペレーティング・システムのボトム・レイヤーに伝える。オペレーティング・システムのボトム・レイヤーからの読み出し操作リクェストを,USB経由で,電子フラッシュメモリ式外部記憶装置のマイクロ・プロセッサにランニングしているファームウェアまで伝送して,ファームウェアはその読み出し操作を実行し,読み出されたデータ及びステータスを,オペレーティング・システムのボトムレイヤーを通じてドライバーまで返送する。そして,そこから読み出されたデータ及びステータスがオペレーティング・システムのボトムレイヤ。, 。」(【】) ーに伝送されるそれで読み出し操作が完了する段落 0042「 , ・オペレーティング・システムは書き込み操作リクェストを受けてからこのリクェストをドライバーに伝える。しかし,この操作が標準のディス, , ク書き込み操作で USB及びフラッシュ・メモリの操作方式と違うためドライバーは,その操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。その操作リクェストをフラッシュメモリ1に伝えても,もし書き込もうとする記憶域に有効データが記憶してあれば,新しいデータが書き込めない。それは,その有効データを消去しておかないと,新しいデータを書き込むことが出来ないからである。よって,ドライバーはその書込み操作を,リード,消去及びライトとの三つの内部操作に転換する。ドライバーは,先ず,リードの内部操作を実行して,書き込。, もうとする記憶域に記憶してある内容を読み出して記憶しておく第二に消去の内部操作を実行して,書き込もうとする記憶域に記憶してあるデー。, () タを全部消去する最後に書き込むデータと元のデータとを整合結合して,整合後のデータに対してライトの内部操作を実行する。上記三つの操作を終らせてから,ドライバーは書込み操作後のステータスをオペレー,。」ティング・システムのトップレイヤーまで伝え書込み操作が完了する(段落【0044 )】(ウ)図面(かっこ内は【図面の簡単な説明】の記載である。甲14)・【図1 (本発明にかかる電子フラッシュ・メモリ式外部記憶装置の汎用】ハードウェアの構造ブロック図である )。・【図3 (前記電子フラッシュ・メモリ式外部記憶装置のUSBインタフ】ェースのハードウェア構造ブロック図である )。・【図4 (前記電子フラッシュ・メモリ式外部記憶装置のIEEE139 】4インタフェースのハードウェア構造ブロック図である )。 (エ)上記(ア),(イ)のとおり,本願発明は,電子フラッシュ・メモリ式外部記憶装置(以下「本願発明のフラッシュメモリ」という)に関す ,る発明である(特許請求の範囲段落?D,段落【0006。なお,発明】)の名称の「全電子フラッシュ・メモリ式外部記憶方法及びその装置」のうちの「全電子」に関しては,平成16年9月17日付け拒絶理由通知(甲15)において,請求項1に関し「…『全電子フラッシュ・メモ ,リ式外部記憶方法』の『全』が何を意味するのか不明瞭である(他の請求項にも記載あり(3頁末行～4頁1行)と指摘され,平成17年 )。」()「『』『』 3月25日付け意見書甲16 において … 全電子… は電子…に補正する(9頁下4行)として,平成17年3月25日付け手続補。」正(甲17)でその旨補正した( 全」に特段の意味がないことは当事「者間に争いがない。)本願発明のフラッシュメモリ式外部記憶装置は,データを記憶するフラッシュ・メモリ(段落?@)と,データの読み出し操作及び書き込み操作を制御する記憶制御回路(段落?A)と,直流電源変換器(段落?B)から成る。記憶制御回路は,マイクロプロセッサ,USB又はIEEE1394インタフェース・コントローラ,USB又はIEEE1394タップから成り(段落?A ,マイクロプロセッサ内部にデータアクセスを制御す )るファームウェアが装着される(段落?C 。そして,本願発明のフラッ )シュ・メモリ式外部記憶装置は,外部のデータ処理システムのコンピュータと,上記USB又はIEEE1394インタフェースコントローラとバス経由で接続され(段落?C ,外部のデータ処理システム(コンピ )ュータ)からUSB又はIEEE1394タップを介して直流電流が提供される(段落?B,?D 。)外部のデータ処理システム(パソコン)と本願発明のフラッシュ・メモリ式外部記憶装置とは,上記のとおりUSB又はIEEE1394インタフェースコントローラとバス経由で接続されるが,このUSB又はIEEE1394インタフェース・コントローラはUSB又はIEEE1394タップと接続されており,USB又はIEEE1394タップを介してバス経由で外部のデータ処理システム(パソコン)と接続される(段落?C 。)そして,マイクロプロセッサ内部のファームウエアにおいて「イン,タフェース・スタンダード機能を実現させ」るものとされている(段落?C 。)(オ)そこで,本願発明の上記「インタフェース・スタンダード機能を実現させ」るとの意義について検討する。本願発明の特許請求の範囲には,上記のとおり「インタフェース・スタンダード機能を実現させ」る「ファームウェア」が「マイクロプロセッサ(21 」内部に装着され,この「ファームウェア」は同時にデー )タアクセスを制御するものであると記載されているが,それ以上に「インタフェース・スタンダード機能を実現させ」ることの具体的な構成について特段の言及はなされていない。また「インタフェース・スタンダード」に関して,本願明細書には ,その定義は存在しないところ,上記ア(ア),(イ)で摘記した「インタフェース」及び「スタンダード」の語の通常の意味内容によれば「イン,タフェース・スタンダード」とは,コンピュータの各装置間の情報伝達(),() をする装置インタフェースにつき基準となる設定スタンダードを意味するものと解される。この点につき本願明細書(甲2,14)の発明の詳細な説明及び図面の記載を参酌すると,発明の詳細な説明には,インタフェース機能ないしインタフェース・スタンダードに関し「…該ファームウェアはマイ ,クロ・プロセッサに設置され,そのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ドライバーと協力して該装置を初期化させ,オペレーティング・システム又はドライバーのリクェストに基づいて,インタフェー。」ス・スタンダード操作或いは外部記憶装置の操作コマンドを実行する(段落【0017「前記電子フラッシュ・メモリ式外部記憶装置は】),全ての汎用インタフェースをサポートできるデータ処理システムに適用され,なお,以下の特徴を有する(段落【0019「前記データ。」】),処理システムとその外部記憶装置との間の情報伝達方法は,専用インタフェースに定義された情報伝達方法を採用せずに,汎用インタフェース・バス・スタンダードに規定された標準方法を採用する …段落 0。」(【024 )との記載があり,図面には図3としてUSBインタフェース】の,図4としてIEEE1394インタフェースのハードウェア構造のブロック図が,それぞれ示される一方,図1として汎用ハードウェアの構造ブロック図が示されているところからすれば,本願発明の「インタフェース・スタンダード機能を実現させ」るとは,上記のとおりコンピュータの各装置間の情報伝達をする装置(インタフェース)につき,基準となる設定(スタンダード)を意味し,これはUSBないしIEEE1394インタフェースによる情報伝達に限られるものではない。この解釈は,本願明細書の発明の詳細な説明及び図面の記載内容と沿うものである。そうすると,本願発明における「インタフェース・スタンダード機能を実現させ」るとは,外部の情報処理装置(パソコン)と通信経路であるバス経由で接続され,その外部の情報処理装置(パソコン)と本願発明との間の情報伝達をすることにつき基準となる設定をする機能をファームウエアが有していることを意味するということができ,これはUSBないしIEEE1394インタフェースによる情報伝達に限られるものではない。上記を前提に,以下,審決の一致点の認定に誤りがあるかについて検討する。ウ引用発明の記載された引用文献1(甲8)には,以下の記載がある。 (ア)特許請求の範囲・「請求項1】情報処理装置に対して所定の機能を提供する機能ブロック【と,前記機能ブロックと第1の情報処理装置との間でデータ転送を行う第1のインターフェース部と,前記第1のインターフェース部と異なるインターフェース仕様を有し,前記機能ブロックと第2の情報処理装置との間でデータ転送を行う第2のインターフェース部とを少なくとも備えていることを特徴とするPCカード」。・「請求項5】請求項1乃至4のいずれかに記載のPCカードであって, 【前記第2のインターフェース部は,前記第2の情報処理装置と物理的に接続する第2の物理層インターフェースと,前記第2の物理層インターフェースと前記機能ブロックとの間に設けられた第2のインターフェース制御部とを有していることを特徴とするPCカード」。・「請求項6】請求項5記載のPCカードであって,前記第2のインター【フェース部は,前記第2の情報処理装置と前記機能ブロックとの間で,前記第2のインターフェース制御部を介した制御手順を実現するための第2の付加回路を有していることを特徴とするPCカード」。・「請求項7】請求項6記載のPCカードであって,前記第2の付加回路【は,前記機能ブロックと前記第2のインターフェース制御部との間に設けられていることを特徴とするPCカード」。 (イ)発明の詳細な説明・「本発明の第4の実施の形態〕次に,本発明の第4の実施の形態による〔PCカードを図4を用いて説明する。本実施の形態では,近年,デジタル・スチル・カメラや携帯端末の記録メディアとして広く使用されているPCMCIA ATA(AT Aｔｔachmenｔ)カードを例にとって説明する。図4は,平面方向から見たPCカード40内部の概略構成を複数のブロックで示したものである(段落【0061 ) 。」】・「図4において,第1のインターフェース部100は,PCカード物理層インタフェース42と共に,PCMCIA ATAインターフェース45を有している。一方,第2のインターフェース部101は,USB物理層インターフェース43とUSBインターフェース44,及びIDE(Inｔegｒaｔed Dｒiｖe Elecｔｒｏnicｓ)インターフェース47とを有している。そして,これら第1及び第2のインターフェース部100,101は,フラッシュコントローラ46に接続されている(段落【0062 ) 。」】・「PCMCIA ATAインターフェース45からPCカード物理層インタフェース42ヘ接続された複数の信号線A,Bのうち,データ/アドレスラインである共通信号線Aは,分岐してUSBインタフェース44にも接続されている。USBインタフェース44からUSB物理層インターフェース43及び接続ケーブルを介してデスクトップ型PCのUSBポートと接続することにより,デスクトップ型PCはPCカード(PCMCIA ATAカード 40にアクセスできるようになる段落 0 ) 。」(【063 )】・「図4に示すように,PCカード40にはフラッシュメモリ41-1,41-2,41-3が設けられている。これらフラッシュメモリ41-1,41-2,41-3は,フラッシュメモリ41-3と,PCMCIA ATAインターフェース45及びIDEインターフェース47との間に設けられたフラッシュコントローラ46に制御信号線Cで接続されている。また,USBインタフェース44にはUSBラインドライバ/レシーバ44-1,IDEコマンドデコーダ44-2,IDEホストインタフェース44-3が設けられている(段落【0064 ) 。」】・「PCMCIA ATAインタフェース45にはドライバ/レシーバが設けられ,PCカード物理層インタフェース42からの信号線のうちIDEインタフェース44-3と共用する共通信号線Aと,共用しない非共通信号線Bとが接続されている。フラッシュコントローラ46はPCカードインタフェースとして機能し,共通信号線Aと非共通信号線Bとに入力された入力信号をデコードし,デコードした入力信号に基づいて制御信号線Cを介してフラッシュメモリ41-1～41-3に対する処理を行ったり,またIDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う。ここで,表2を用いてUSBインターフェース44の信号線について説明する。表2に示すように,USBインターフェース44の信号線は,電源電圧Vcc=5V,ディファレンシャルのデータ用信号線D+,D-,及び接地線の計4本が設けられている。なお,PCカード40のUSB物理層インターフェース43は他の周辺装置とのシリアル接続のために接続ポートを2個有している(段落【0065 ) 。」】・「一方,デスクトップ型PCのUSBポートに接続されたUSB接続ケーブルのコネクタとPCカード40のUSB物理層インタフェース43とが接続された場合には,デスクトップ型PCからの制御信号(シリアル信号)が入力されてUSBラインドライバ/レシーバ44-1のレシ, 。」ーバで受信され次いで制御信号のシリアル/パラレル変換が行われる(段落【0068 )】・「パラレル信号に変換された制御信号はIDEコマンドデコーダ44-2でデコードされてIDEホストインタフェース44-3を経由して共通信号線Aに出力される。共通信号線Aに出力された制御信号はIDE, インタフェース47を経由してフラッシュコントローラ46に伝達され所定の処理がフラッシュメモリ41-1～41-3に対して行われる。以上説明した動作により,PCカード40をデスクトップ型PCのUSBポートに接続されたIDEドライブとして動作させることができるようになる(段落【0069 ) 。」】・「なお本実施の形態によるPCカード40においても,情報処理装置との接続は例えば赤外線通信をはじめとする無線での接続をすることもできるし,デスクトップ型PCのキーボードの接続ケーブルから電源線を取得するようにすることも可能である。また,上記第1乃至第4の実施の形態によるPCカードにおいては,第2のインターフェース部101がUSB規格に対応している場合で説明したが,例えばデスクトップ型PCがIEEE1394規格に対応したインターフェース及びコネクタ, ,,, を有しているのであれば上記実施の形態のPCカード1 20 3040の第2のインターフェース部101をIEEE1394規格に対応したインターフェースにしてももちろんよい(段落【0070 ) 。」】(ウ)図面(かっこ内は【図面の簡単な説明】の記載である)・【図4 (本発明の第4の実施の形態によるPCカードの概略の構成を示】す図である )。 (エ)上記(ア)～(ウ)によれば,引用文献1(甲8)記載の第4実施例及び【図4】は前記第3,1( )イの引用発明を記載したものであると解3されるところ,これは,第1のインタフェース部はPCカード物理層インタフェースを有し,第2のインタフェース部はUSB物理層インタフ, ()。ェースを有しそれぞれ異なるインタフェース仕様を有する請求項1そして,引用発明は,フラッシュメモリとフラッシュコントローラを有しており,フラッシュコントローラはインタフェース制御部及びフラッシュメモリに接続されており(図4 ,インタフェース制御部は,物理 )層インタフェース,フラッシュコントローラに接続され,インタフェース制御部は,接続ケーブルを介してデスクトップ型PC(パソコン)と接続されている(段落【0063。】)また引用発明では,デスクトップ型PCのUSBポートとPCカードのUSB物理層インタフェースとが接続された場合には,PCからの制御信号が入力されると,IDEコマンドデコーダでのデコードを経て共通信号線に出力され,フラッシュコントローラに伝達されるが,IDEホストインタフェース44-3とIDEインタフェース47との間で, 。, は制御信号はIDE規格により伝送されることになるこれらにより引用発明は,フラッシュコントローラがUSBポートに接続されたIDEドライブとして動作させることができる(段落【0069。】)そして引用発明では,USB規格のほか,IEEE1394規格に対応したインタフェース及びコネクタに対応したものとしてもよいことが示されている(段落【0070。】)(オ)前記イのとおり本願発明の「インタフェース・スタンダード機能を実現させ」るとは,外部の情報処理装置(パソコン)と通信経路であるバス経由で接続され,その外部の情報処理装置(パソコン)と本願発明との間の情報伝達をすることにつき基準となる設定をする機能をファームウエアが有していることを内容とするものであるところ,上記(ア)ないし(エ)によれば,引用発明は,フラッシュコントローラがUSBポートに接続されたIDEドライブとして動作する,すなわちフラッシュコントローラが,制御信号によりフラッシュメモリに対する処理を行うことで伝送経路上でUSB規格による情報伝達とIDE規格による情報伝達とが実現されるものであるから,これは本願発明のインタフェース・スタンダード機能を実現させることと同一内容であると認められる(なお,引用発明においては,上記摘記の段落【0065】に「…フラッシュコントローラ46はPCカードインタフェースとして機能し,共通信号線Aと非共通信号線Bとに入力された入力信号をデコードし,デコードした入力信号に基づいて制御信号線Cを介してフラッシュメモリ41-1～41-3に対する処理を行ったり,またIDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う…」と記載されているように,引用発明のフラッシュコントローラ46は,上記「第1のインタフェース」側についても「インタフェー」。)。ス・スタンダード機能を実現させるものであることが明らかであるそうすると,審決が,前記第3,1( )イのとおり「データを記憶す3 ,るための少なくとも一つのフラッシュ・メモリと,前記フラッシュ・メモリにおけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,処理手段,USB又はIEEE1394インタフェース・コントローラ及びUSB又はIEEE1394タップからなる記憶制御回路と,からなるフラッシュ・メモリ式外部記憶装置であって,前記処理手段は夫々USB又はIEEE1394インタフェース・コントローラ及び前記フラッシュ・メモリに接続され,前記USB又はIEEE1394インタフェース・コントローラは夫々前記USB又はIEEE1394タップ及び前記処理手段に接続され,前記USB又はIEEE1394インタフェース・コントローラはバス経由で外部のデータ処理システムのコンピュータに接続され,前記処理手段はインタフェース・スタンダード機能を実現させデータアクセスを制御するものである,フラッシュ・メモリ式外部記憶装置」である点を本願発明と引用。発明との一致点として認定したことに誤りはない。 ( )原告の主張に対する補足的判断2ア原告は,本願発明の「インタフェース・スタンダード機能を実現」するとは,USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定することといえると主張し,この旨は本願明細書の発明の詳細な説明の記載を参酌すれば明らかであるとする。なるほど原告の主張するとおり,本願明細書(甲2,14)の発明の詳細な説明には,USB(段落【0020 ・ 0025 ・ 0028】～】【】【【0034 【0038】～【0044】等 ,及びIEEE1394(段】 )落【0026】等)を用いた構成について記載されている。しかし,上記( )イ(オ)のとおり,本願発明の「インタフェース・スタ1ンダード機能を実現させ」るとは,USB又はIEEE1394の通信プロトコルを用いた情報伝達の環境設定に限られるものではない。 , , 加えて上記( )イ(イ)で摘記した本願明細書の発明の詳細な説明には1「オペレーティング・システムは読み出し操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディス, , ク読み出し操作で USB及びフラッシュ・メモリの操作方式と違うためドライバーはその操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。… (段落【0042「オペレーティング」】),・システムは書き込み操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク書き込み操作で,USB及びフラッシュ・メモリの操作方式と違うため,ドライバーは,その操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。… (段落【0044 )と記載され,USB及びフラッシュメ」】モリの操作方法と異なる場合についても,所定の「操作方式」が「インタフェース・スタンダード機能を実現させ」るものであることが明らかであるから,原告の上記主張は採用することができない。イまた原告は,本願発明のインタフェース・スタンダード機能を実現するとの構成は,USB及びIEEE1394を前提としているところ,これはシリアルバス通信であり,引用発明のIDEプロトコルはパラレルバス通信であるから,両者は技術的意義が異なるとも主張する。しかし,本願発明のインタフェース・スタンダード機能を実現するとの点につき,USB又はIEEE1394の通信プロトコルを用いるものに限られないことは上記アのとおりである。加えて,本願明細書(甲2,14)には,上記( )イ(イ)で摘記のとお1り「前記電子フラッシュ・メモリ式外部記憶装置は全ての汎用インタフ ,ェースをサポートできるデータ処理システムに適用され,なお,以下の特徴を有する(段落【0019 )と記載されているほか,同(ウ)の図1 。」】には「汎用バスケーブル「汎用バスインタフェース・コントローラ2 ,」,」,「」,「() 2 が記載され図3に USBケーブル汎用シリアルバス USBインタフェース・コントローラ22」と記載されていることからすれば,本願発明のバス通信がシリアルバス通信に限られるものでないことも明らかであるから,原告の上記主張は採用することができない。 3取消事由2(相違点1についての判断の誤り)について( )原告は,審決が相違点1について容易想到と判断したのは誤りであり,1その理由として,?@本願発明における「インタフェース・スタンダード機能を実現させ」るという構成と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成とは別のもので,この相違する構成に関していずれの引用文献にも記載されていないことから,相違点1について容易に想到しうるという審決の判断は誤りである,?A引用発明においては,引用文献1の記載のとおり,IDEプロトコルに従った情報伝達の実現のために,フラッシュコントローラ外にIDEコマンドデコーダ,IDEホストインタフェース及びIDEインタフェースが設けられており,IDEプロトコルに従った情報伝達の実現の一部を担う外部機構が存在しているにもかかわらず,フラッシュコントローラに換えて,その内部においてIDEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ないから,審決が相違点1に関し「…引用発明における『フラッシュコン ,トローラ』を『内部に』インタフェース・スタンダード機能を実現させデータアクセスを制御する『ファームウェアが装着』された『マイクロ・プロセ』,, 。」ッサで実現することは当業者であれば容易に想到し得たことである(11頁22行～26行)とした判断は誤りである旨主張する。 ( )しかし,上記?@の点について,本願発明における「インタフェース・ス2タンダード機能を実現させ」るとの点と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」との点については一致点として認定できる点については上記2で説示したとおりであるから,原告の上記主張は採用することができない。そこで上記?Aの点について,引用発明においてIDEプロトコルに従った情報伝達の実現の一部を担う外部機構が存在しているにもかかわらず,フラッシュコントローラに換えて,その内部においてIDEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ないとする原告の主張について検討する。ア引用発明のIDEインタフェースは,上記2( )ウ(イ)で摘記したとお1り,IDEコマンドデコーダでデコードされた信号をフラッシュコントローラに伝達する(甲8,段落【0069 )ものであり,その信号を受け】たフラッシュコントローラにおいて,フラッシュメモリに対する所定の処理を行うことになる(同段落。)イそして,フラッシュメモリに対する処理につきマイクロプロセッサを利用することに関し,文献には以下の記載がある。 (ア)審決で周知技術を示すものとして引用された甲12(特開平6-1,「」, 24596号公報発明の名称フラッシュメモリを使用した記憶装置出願人株式会社日立製作所,公開日平成6年5月6日)には,以下の記載がある。 a発明の詳細な説明・「…またプロセッサをワンチップマイコンとした場合は,使用セクタ数テーブルなどの比較的小さなテーブルはワンチップマイコンに内蔵されているRAMコアに格納する。これらをまとめた第4の実施例の構成図を図13に示した。図中,111はRAM,ROMを内蔵したワンチップマイコン,112はワンチップマイコン内のRAMコア,113はワンチップマイコン内のROMコア,…ROMコア113にはマイコンの制御プログラムを格納し,… (段落【0015 ) 」】・「次にこれまでの実施例で説明してきたフラッシュメモリを用いた記憶装置を情報処理システムに応用する実施例について説明する。図17はフラッシュメモリを用いた記憶装置(以下,フラッシュファイルシステムと称す)を情報処理システム(以下ホストと称す)と接続するためのインタフェース回路を説明する図であり,図中201はホス, ,, トの外部I/Oバスであり標準的なバスとしてはISA EISAマイクロチャネル,SCSIなどのバスが挙げられる。202は標準バスを専用バスに変換するためのバスバッファあるいはバスコントローラであるが,これが省略されるシステムも考えられる。これらに接続されているのはホスト側が自システム内の主記憶装置あるいは拡張主記憶装置,表示記憶装置等の記憶装置に記憶しきれないデータや電源遮断後も保持したいデータなどを記憶するために設置している外部記憶装置あるいは補助記憶装置である。フロッピディスクドライブ203,ハードディスクドライブ204等が一般的であるが,それに加えフラッシュファイルシステム205が接続されている。なおこれら全ての補助記憶装置がホストシステムに接続される必要はなく,ユーザが適宜選択して接続するものである。フラッシュファイルシステム205にはインタフェース回路206が付加されており,207はインタフェースレジスタ群,208はインタフェースレジスタ群の中のレジスタの一つであるコマンドレジスタ,209はインタフェースレジスタ群のアドレスデコード回路,210はコマンド割込み信号である。以下既出の番号はこれまでの説明で述べてきたものと同様のものである。ただしプログラムメモリ4に格納されているプログラムはこれまでの説明で述べてきたファイルデータの制御,管理に加え,ホストからのアクセス要求を中心としたコマンドへの対応のプログラムが格納されている。ホストはホストバス201を通して補助記憶装置にコマンドを出す。これはインタフェース回路206内のインタフェースレジスタ群207の一つであるコマンドレジスタ208にコマンドコードを書き込むことによって行なわれる。インタフェースレジスタ群207は,ハードディスクドライブがインタフェースレジスタとして持つレジスタを全て備え,またレジスタの仕様も一致し,ホストからはハードディスクをアクセスするのと何ら変わらないようにしている。なおこのレジスタをフロッピディスクドライブや光ディスクドライブ等,他の補助記憶装置のインタフェースに合わせることも有効であると考える。あるいは複数の補助記憶装置のインタフェースを同時にサポートし,ホストからは別の補助記憶装置を利用しているようにみえるが,実際には1台のフラッシュファイルシステムでまかなうというのはスペース的に非常に有効である。さてコマンドレジスタ208はホストによりコマンドを書き込まれると割込み信号210をプロセッサ3に対して発し,これを受けたプロセッサ3は書き込まれたコマンドコードを解釈して,ホストのコマンド要求に応える。なおインタフェースレジスタ群207やコマンドは全てハードディスクドライブに対応するものであるが,記憶媒体が異なるものであるため,不必要なものや処理が異なるものもある。例えばフォーマットは磁気ディスク装置には不可欠のものであるが,半導体ディスクドライブでは不必要であるため,特に処理を行なわないようにしたり,単に規則的なデータに書き換えたりといった処理にする。以下,ファイルデータのリードライトに関してはこれまでの実施例で説明したものと同様の動作とする。なお図は第1の実施例を適用しているが,これまで説明したあるいはこの後説明する他の実施例にそのまま適用することも可能である(段落【0018 ) 。」】・「…234は標準バス223より標準のHDDに変換するバッI/O I/Fファコントローラ,… (段落【0019 ) 」】b図面(かっこ内は【図面の簡単な説明】の記載である)・【図17 (本発明における第4の実施例のフラッシュファイルシステ】ムのインターフェース部分のハードウエア構成図 )。 (イ)さらに,乙1(特開平7-78056号公報,発明の名称「半導体ディスク装置 ,出願人株式会社東芝,公開日平成7年3月20日) 」の発明の詳細な説明には,以下の記載がある。・「また,この半導体ディスク装置10は,ホストインターフェース12と,コントローラ20を備えている。ホストインターフェース12は,ホストシステム1のシステムバスに接続可能なIDEインターフェースに準拠した40ピンのピン配置を有している(段落【002。」0 )】・「アクセスコントローラ14は,MPUと,このMPUの動作を制御するファームウェアプログラムが記憶されたローカルメモリを含んでおり,ホストインターフェース12およびインターフェースコントローラ13を介してホストシステム1から供給されるディスクアクセス要求に応じて,フラッシュEEPROM11-1～11-6をアクセス制御する(段落【0024 ) 。」】・「すなわち,アクセスコントローラ14のMPUは,インターフェースコントローラ13のレジスタ群にセットされる各種コマンドやパラメタをリードし,その内容に応じてフラッシュEEPROM11-1～11-6をアクセス制御する(段落【0025 ) 。」】(ウ)上記(ア),(イ)によれば,標準I/Oバスを用いて情報処理システムと接続するためのインタフェース回路につきフラッシュメモリを用いる外部記憶装置において,プログラムメモリに格納されているプログラムに基づきコマンドコードを解釈するプロセッサを用いる技術が記載され(上記(ア) ,IDEインタフェースに接続するための半導体ディス )ク装置にMPUの動作を制御するファームウェアのプログラムが記憶されたメモリを含むアクセスコントローラが記載されている(上記(イ))ことが認められ,プログラム用のメモリを内蔵したマイクロプロセッサを用いることは周知技術であると認められる。上記によれば,審決が,相違点1に関し,引用発明の「フラッシュコントローラ」を内部にインタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェア」が装着されたマイクロプロセッサで実現することは当業者(その発明の属する技術の分野における通常の知識を有する者)であれば容易に想到できたとした判断に誤りはない。 (エ)これに対し原告は,引用発明においてはフラッシュコントローラの外部に,IDEコマンドデコーダ,IDEホストインタフェース,IDEインタフェースの「外部機構」が設けられているから,これら外部機構がIDEプロトコルの一部を担うにもかかわらず,フラッシュコントローラ内部にもIDEプロトコル機能を設けることはあり得ないと主張する。しかし,上記2( )ウ摘記のとおり,引用発明のIDEコマンドデコ1ーダは制御信号のデコードを行うもの(段落【0065,IDEホス】)トインタフェースは共通信号線を介して制御信号をIDEインタフェースに送り,IDEインタフェースはこれをフラッシュコントローラに伝達するもの(段落【0069 )であり,これらはIDE規格による制】御信号の伝達を実現するための一部を担っているものの,これのみでIDE規格による情報伝達を可能にするものではないから,例えばIDEインタフェースの制御のためにフラッシュコントローラ内部にIDEプロトコルを実現するための機能の一部を設けることは当然想定されるもので,原告の上記主張は採用することができない。 4結語以上のとおりであるから,原告主張の取消事由はすべて理由がない。よって,原告の請求を棄却することとして,主文のとおり判決する。

事実及び理由

全容
第1請求特許庁が不服2005-21972号事件について平成20年9月24日にした審決を取り消す。
第2事案の概要1及びの両名が,発明の名称を「全電子フラッシュ・メモリ式外部記憶AB方法及びその装置」とする後記特許につき出願(本願)をしたところ,拒絶査定を受けたので,これを不服として審判請求をした。本件は,その後,上記両名から出願人の地位を譲り受けた原告が,特許庁から請求不成立の審決を受けたことから,その取消しを求めた事案である。
2争点は,本願が,下記引用文献1,2との関係で進歩性を有するか(特許法29条2項 ,である。)記(「」, ・引用文献1:特開平11-259605号公報発明の名称 PCカード出願人ティーディーケイ株式会社,公開日平成11年9月24日。以下これに記載された発明を「引用発明」という。
甲8)・引用文献2:特開平10-63804号公報(発明の名称「PCカード及び周辺機器 ,出願人インターナショナル・ビジネス・マシ」ーンズ・コーポレイション,公開日平成10年3月6日。
甲9)第3当事者の主張1請求原因( )特許庁における手続の経緯1及びは平成11年 1999年 11月14日及び平成12年2 AB ,() (000年)2月23日の優先権(いずれも中国)を主張して,平成12年1,「」 1月1日名称を全電子フラッシュ・メモリ式外部記憶方法及びその装置とする発明について特許出願(特願2000-334514号,請求項の数20,以下「本願」という,甲14。公開公報は特開2001-216099号〔甲1 )をし,平成17年3月25日付けで明細書の全文変更を内容〕とする手続補正(甲17,請求項の数14。平成17年6月14日付けでさらにその補正,請求項の数14,甲2 (以下「本件補正」という )をした ) 。
,(), 。が拒絶査定甲20 を受けたのでこれに対する不服の審判請求をした特許庁は,同請求を不服2005-21972号事件として審理することとし,その後原告は,上記両名から出願人としての地位を譲り受けて,平成20年1月15日に,特許庁長官に対し出願人名義変更届(甲23)を提出したが,特許庁は,平成20年9月24日「本件審判の請求は,成り立た ,ない」との審決(出訴期間として90日を附加)をし,その謄本は平成2 。
0年10月9日原告に送達された。
( )発明の内容2本件補正後の請求項の数は前記のとおり14であるが,そのうち請求項1の内容は,次のとおりである(以下この発明を「本願発明」という。)「請求項1】データを記憶するための少なくとも一つのフラッシュ・【メモリ(1)と,前記フラッシュ・メモリ(1)におけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,マイクロ・プロセッサ(21 ,USB又はIEEE1394インタフェース・コントロ )ーラ(22)及びUSB又はIEEE1394タップ(23)からなる記憶制御回路(2)と,その電圧入力側が前記USB又はIEEE1394タップ(23)と接続し前記USB又はIEEE1394タップ(23)と前記フラッシュ・メモリ(1)との間における電圧変換を提供する直流電源変換器(3)とからなるフラッシュ・メモリ式外部記憶装置であって,前記マイクロ・プロセッサ(21)は夫々USB又はIEEE1394インタフェース・コントローラ(22)及び前記フラッシュ・メモリ(1)に接続され,前記USB又はIEEE1394インタフェース・コントローラ(22)は夫々前記USB又はIEEE1394タップ(23)及び前記マイクロ・プロセッサ(21)に接続され,前() 記USB又はIEEE1394インタフェース・コントローラ 22はバス経由で外部のデータ処理システムのコンピュータに接続され,前記マイクロ・プロセッサ(21)内部にインタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着され,直流電力は,前記USB又はIEEE1394タップ(23)経由で前記外部のデータ処理システムから導入され,前記マイクロ・プロセッサ(21)と前記USB又はIEEE1394インタフェース・コントローラ(22)及び前記フラッシュ・メモリ(1)に提供されることを特徴とするフラッシュ・メモリ式外部記憶装置」。
( )審決の内容3ア審決の内容は,別添審決写しのとおりである。
その理由の要点は,本願発明は,その出願前に頒布された前記引用文献1,2に記載された各発明に基づき当業者が容易に発明をすることができたから特許法29条2項により特許を受けることができない,としたものである。
イなお,審決は,上記判断に当たり,引用文献1(甲8)に基づく引用発明の内容を以下のとおり認定した上,引用発明と本願発明との一致点及び相違点を次のとおりとした。
・引用発明の内容〉〈「フラッシュ・メモリと,フラッシュコントローラと,USB又はIEEE1394規格に対応しているインターフェース制御部と,USB又はIEEE1394規格に対応している物理層インタフェースと,を有するPCメモリであって,前記フラッシュコントローラは前記インターフェース制御部及び前記フラッシュ・メモリに接続され,前記インターフェース制御部は前記物理層インターフェース及び前記フラッシュコントローラに接続され,前記インターフェース制御部は接続ケーブルを介してデスクトップ型PCと接続され,前記フラッシュコントローラは前記PCカードをUSBポートに接続されたIDEドライブとして動作させることを実現させ,前記フラッシュメモリに対する処理を行うものであるPCメモリ」。
・一致点〉〈本願発明と引用発明は,いずれも「データを記憶するための少なくとも一つのフラッシュ・メモリと,前記フラッシュ・メモリにおけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,処理手段,USB又はIEEE1394インタフェース・コントローラ及びUSB又はIEEE1394タップからなる記憶制御回路と,からなるフラッシュ・メモリ式外部記憶装置であって,前記処理手段は夫々USB又はIEEE1394インタフェース・コントローラ及び前記フラッシュ・メモリに接続され,前記USB又はIEEE1394インタフェース・コントローラは夫々前記USB又はIEEE1394タップ及び前記処理手段に接続され,前記USB又はIEEE1394インタフェース・コントローラはバス経由で外部のデータ処理システムのコンピュータに接続され,前記処理手段はインタフェース・スタンダード機能を実現させデータアクセスを制御するものである,フラッシュ・メモリ式外部記憶装置」である点。
・相違点1〉〈本願発明は,上記処理手段のインタフェース・スタンダード機能を実現させデータアクセスを制御するという機能を,その「内部に」インタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェアが装着」された「マイクロ・プロセッサ」で実現しているのに対し,引用発明においては「フラッシュコントローラ」の具体的な構成については明示されていない点。
・相違点2〉〈本願発明においては「直流電力は,前記USB又はIEEE139 ,4タップ経由で前記外部のデータ処理システムから導入され,前記マイクロ・プロセッサと前記USB又はIEEE1394インタフェース・コントローラ及び前記フラッシュ・メモリに提供される」のに対し引用発明に関する説明部分では,電力の供給路に関する記載はない点。
・相違点3〉〈本願発明においては「その電圧入力側が前記USB又はIEEE1 ,394タップと接続し前記USB又はIEEE1394タップと前記フラッシュ・メモリとの間における電圧変換を提供する直流電源変換器」が設けられているのに対し,引用発明には電源変換器についての記載はない点。
( )審決の取消事由4しかしながら,審決には以下に述べるような誤りがあるから,違法として取り消されるべきである。
ア取消事由1(一致点認定の誤り)(ア)審決は,本願発明と引用発明との対比において「…引用発明にお ,ける『フラッシュコントローラ』の『USBポートに接続されたIDEドライブとして動作させる』なる事項は『インタフェース・スタンダード機能を実現させ』ることとも言える… (9頁28行～30行)とし」た。
(イ)この点に関し,本願発明の「インタフェース・スタンダード機能を実現」させるとの技術的意義が,特許請求の範囲の記載からは必ずしも明らかではないので,本願発明の詳細な説明の記載を参酌すると,本願明細書(甲2,図面については甲14〔特許願 )には,以下の記載が〕ある。
・「…マイクロ・プロセッサの中に,電子フラッシュ・メモリ式外部記憶装置のファーム・ウェア()を設計し,それを初期化させて標準インFirmwareタフェースの操作リクェストと電子フラッシュ・メモリ式外部記憶装置の所定操作リクェストに使い,その操作結果をリクェスタに送り返す役目を果たす。それと同時に,電子フラッシュ・メモリ式外部記憶装置のドライバー()をオペレーティング・システムにインストールする。… (段落Driver 」【0009 )】・「…ファームウェアはマイクロ・プロセッサに設置され,そのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記, , 憶装置がプラグ・インされるとドライバーと協力して該装置を初期化させオペレーティング・システム又はドライバーのリクェストに基づいて,インタフェース・スタンダード操作或いは外部記憶装置の操作コマンドを実行する(段落【0017 ) 。」】・「前記ドライバーはそのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ファームウェアと協力して該装置を初期化させ,外部記憶装置のデバイス・アイデンティファイアを作成させかつそれを表示させる指令をオペレーティング・システムに伝える。そのドライバーは,オペレーティング・システムから伝送されてきた外部記憶装置に対する操作リクェストも処理する。しかし,現在,前記操作リクェストが主にディスク操作フォーマットを用い,ドライバーで電子フラッシュ・メモリ式外部記憶装置の操作指令に転換しなければならないため,それから,その操作指令を汎用インタフェース・バス・スタンダードに基づいてパケットに入れて,ファームウェアまで伝えて,そこで実行する。ドライバーはプラグ・イン・プレイ操作とオペレーティング・システムとの協力操作も実行する。外部記憶装置がプラグ・アウトされると,ドライバーは該外部記憶装置のデバイス・アイデンティファイアを消去する指令を出す (段落【0018 ) 。」】・「前記データ処理システムは,コンピュータと前記外部記憶装置相互間の情報伝達路に汎用インタフェース・バスを採用するから,インタフェース・カードを設置する必要はない。それに加えて,膨大な物理ドライバーと機械回転部とが無いから,軽量で起動が速くてプラグ・イン・プレイが可能となる。前記外部記憶装置は供給電源が汎用インタフェース・バスから導入されるため,外部電源が不要で,使用が便利となる。目前,採用された汎用インタフェース・バスはUSB(汎用シリアルバス)で,USBというのが新たなコンピュータ・インタフェースのインターナショナル・スタンダードであり,これにより,従来のパラレル,シリアル,キーボードとマウス等のインタフェースを代替することができる。… (段落【0020 ) 」】・「前記データ処理システムとその外部記憶装置との間の情報伝達方法は,専用インタフェースに定義された情報伝達方法を採用せずに,汎用インタフェース・バス・スタンダードに規定された標準方法を採用する。伝送する情報は,汎用インタフェース両側のドライバーとファームウェアによって,それぞれコミュニケーション・プロトコールに基づいてパケット化されて,相手に伝送される (段落【0024 ) 。」】・「本発明にかかる他の実施例において,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達通路には汎用インタフェース・バスのIEEE1394バスも選択できる。この場合,外部記憶装置の供給電源はIEEE1394バスから導入され,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達方法はIEEE1394バス・スタンダードに規定された標準方法を採用する (段落【0026 ) 。」】・「オペレーティング・システムは読み出し操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク読み出し操作で,USB及びフラッシュ・メモリの操作方式と違うため,ドライバーはその操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。それから,更に,ドライバーは,転換後の操作指リクエスト(判決注: 操作リクェスト」の誤記であることに争いがない)をU 「SBスタンダードに基づいてパケット化すると共に該パケット化された読み出し操作リクェストをオペレーティング・システムのボトム・レイヤーに伝える。オペレーティング・システムのボトム・レイヤーからの読み出し操作リクェストを,USB経由で,電子フラッシュメモリ式外部記憶装置のマイクロ・プロセッサにランニングしているファームウェアまで伝送して,ファームウェアはその読み出し操作を実行し,読み出されたデータ及びステータスを,オペレーティング・システムのボトムレイヤーを通じてドライバーまで返送する。そして,そこから読み出されたデータ及びステータスがオペレーティング・システムのボトムレイヤーに伝送される。それで,読み出し操作が完了する (段落【0042 ) 。」】(ウ)以上の記載からすると,本願発明においては,ファームウェアと,オペレーティング・システム内にインストールされたドライバーとの間において操作リクェスト等の情報を伝送するに際し,情報を「汎用インタフェース・バス・スタンダードに基づいたパケット」として伝送している。そして,汎用インタフェース・バスとしては,専ら,インターナショナル・スタンダードであるUSB又はIEEE1394を用いるものとされている。
すなわち,本願発明においては,フラッシュ・メモリ式外部記憶装置と外部のデータ処理システムのコンピュータ(オペレーティング・システム)間における情報伝達を,USB又はIEEE1394の通信プロトコルに基づいて行っているものである。
したがって,本願発明における「インタフェース・スタンダード機能を実現」するという構成は,USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定することといえる。
(エ)他方,引用発明の記載された引用文献1(甲8)には,以下の記載がある。
・「…フラッシュコントローラ46は,PCカードインタフェースとして機能し,共通信号線Aと非共通信号線Bとに入力された入力信号をデコードし,デコードした入力信号に基づいて制御信号線Cを介してフラッシュメモリ41-1～41-3に対する処理を行ったり,またIDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う。… (段落【0065 ) 」】・「パラレル信号に変換された制御信号はIDEコマンドデコーダ44-2でデコードされてIDEホストインタフェース44-3を経由して共通信号線Aに出力される。共通信号線Aに出力された制御信号はIDEインタフェース47を経由してフラッシュコントローラ46に伝達され,所定の処理がフラッシュメモリ41-1～41-3に対して行われる。以上説明した動作により,PCカード40をデスクトップ型PCのUSBポートに接続されたIDEドライブとして動作させることができるようになる段。」(落【0069 )】(オ)上記記載から,引用発明においては,PCカードと外部のPCとの情報伝達はIDEプロトコルに基づいて行われていることは明らかであり,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成は,IDEプロトコルを用いてPCカードとデスクトップ型等のPCとの間の情報伝達を行うことを意味する。
(カ)ここで,USB及びIEEE1394はシリアルバス通信であり,これらの通信プロトコルは,このシリアルバス通信の形態に適合するように定められている。シリアルバスであるUSBを利用する場合,電源や接地以外の有意な信号線は2本しかなく,その2本の信号線を時分割で利用し,伝送すべき内容を細切れにして送っている。そうした細切れの伝送を解釈して一連の所定の処理を完遂するためには,ハードウェアのほかにドライバーによる手助けが必要になる(甲3〔フリー百科辞典「ウィキペディア」による「シリアル通信,Wikipedia 」…,2009年〔平成21年〕3月30http://ja.wikipedia.org/wiki/%E3%日打出し ,甲4〔フリー百科辞典「ウィキペディア」による〕 Wikipedia「, ,2009年〔平 Universal Serial Bushttp://ja.wikipedia.org/wiki/USB 」成21年〕3月30日打出し。〕), , これに対し IDEはハードディスクインタフェースのひとつでありパラレルバス通信を採用しており,IDEプロトコルは,パラレスバス通信の形態に適合するように定められている。IDEは,IBMのPC/ATという世界標準のパーソナルコンピュータに採用されたハードディスク用のインタフェースであり,40本や80本という多数の信号線を備える。IDEを利用すると,信号の解釈にドライバーは必要ない。
この簡便さがIDEの魅力となっているのであり(甲5〔フリー百科辞典「ウィキペディア」による「パラレル通信,Wikipedia 」…,2009年〔平成21年〕3月30http://ja.wikipedia.org/wiki/%E3%日打出し ,甲6〔ケーブルの40芯/80芯タイプはど〕「 PC Hints:IDEちらを選ぶべきか ? 」と題するウエブサイト ,…2009年〔平成21年〕3月http://www.atmarkit.co.jp/fpc/pchints/01130日打出し ,甲7〔オンライン・コンピューター用語辞書」と題す〕「るウエブサイト, ,2009年http://www2.nsknet.or.jp/~azuma/menu.htm〔平成21年〕3月30日打出し,ドライバーの存在を前提とするU 〕)SBまたはIEEE1394のプロトコルとは本質的に異なるのである。
(キ)以上のとおり,本願発明における「インタフェース・スタンダード機能を実現」するという構成と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成とは,異なる通信プロトコルを採用したものであり,その技術的意義は異なる。したがって,審決が,これらの両構成を一致点と認定したことは誤りである。
イ取消事由2(相違点1についての判断の誤り)(ア)審決は,相違点1に関し「…引用発明における『フラッシュコント ,ローラ』を『内部に』インタフェース・スタンダード機能を実現させデータアクセスを制御する『ファームウェアが装着』された『マイクロ・プロセッサ』で実現することは,当業者であれば,容易に想到し得たことである(11頁22行～26行)と判断した。。」(イ)しかし,引用発明において,フラッシュコントローラに換えて「内,部」に,インタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサを設けることはできない。
そもそも,上記のとおり,本願発明における「インタフェース・スタンダード機能を実現させる」という構成と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成とは,全く別のものであり,この相違する構成に関していずれの引用文献にも記載されていないことからしても,相違点1について容易に想到しうるという審決の判断は誤りである。
(ウ)仮に,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成が本願発明における「インタフェース・スタンダード機能を実現させる」という構成に相当するとしても,引用発明においては,IDEプロトコルに従った情報伝達の実現のために,フラッシュコントローラ外にIDEコマンドデコーダ,IDEホストインタフェース及びIDEインタフェース(以下「外部機構」という )が設けられ。
ている。
このように,引用発明においては,IDEプロトコルに従った情報伝達の実現の一部を担う外部機構が,すでに存在しているにもかかわらず,フラッシュコントローラに換えて,その内部においてIDEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ない。
(エ)したがって,審決が,相違点1について,当業者であれば容易に想到できると判断したことは誤りである。
2請求原因に対する認否請求の原因( )・( )・( )の各事実はいずれも認めるが,同( )は争う。
123 43被告の反論審決の判断は正当であり,審決に原告主張の誤りはない。
( )取消事由1に対し1ア本願発明の特許請求の範囲に「インタフェース・スタンダード機能」を修飾する語はないから,特許請求の範囲の記載のみからすれば「インタ ,フェース・スタンダード機能」は,何処と何処の間のインタフェースの如何なる規格であるとの限定はなされていない。
また,本願明細書(甲2,14)の発明の詳細な説明には,特許請求の範囲の「インタフェース・スタンダード機能」が,何処と何処の間のインタフェースの如何なる規格であるかを明示する記載は見当たらない。
そして,本願明細書の発明の詳細な説明記載の実施例において,オペレーティング・システムのトップレイヤーとボトムレイヤーの間で,外部記憶装置駆動用のドライバーは,ディスク操作フォーマットを用いた操作リクェストを電子フラッシュ・メモリ式外部記憶装置の操作指令に転換し,それから,その操作指令を汎用インタフェース・バス・スタンダードに基づいてパケットに入れてファームウェアまで伝えている(段落【0018。ここで「オペレーティング・システムは読み出し操作リクェスト】),を受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク読み出し操作で,USB及びフラッシュ・メモリの操作方式と違う (段落【0042 )と記載され「オペレーティング・シス」】,テムは書き込み操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク書き込み操作で,USB及びフラッシュ・メモリの操作方式と違う (段落【0044 )と記載さ」】れているように「ディスク操作フォーマット」を用いた操作リクェスト ,が「USB又はIEEE1394」とは異なった「インタフェース・ス ,タンダード」であることは明らかなことである。したがって,オペレーティング・システムのトップレイヤーから外部記憶装置駆動用のドライバーを介して見た外部記憶装置は「USB又はIEEE1394」とは異な ,る「ディスク操作フォーマット」に従った「インタフェース・スタンダード」で動作するものである。
また,本願明細書の発明の詳細な説明記載の実施例において,外部記憶装置駆動用のドライバーは,操作指令を汎用インタフェース・スタンダードに基づいてパケットに入れて,ファームウェアまで伝え(段落【0018,又は,オペレーティング・システムのボトムレイヤーにてリードコ】)マンドを汎用インタフェースバス制御回路経由でファームウェアまで伝え(段落【0022 )ている。このことからすると,オペレーティング・】システムのボトムレイヤーから見れば,外部記憶装置は「USB又はI ,EEE1394」に従った「インタフェース・スタンダード」で動作するものである。
また,本願明細書の「…該インタフェース・コントローラ22は,…パラレル・インタフェース(該インタフェースはほとんどの一チップと接続でき,8ビットであり,速度が速く,構成が簡単である)を設けており,DMA機能を実現することもできる(段落【0034 )の記載,及び。」】図6 からすると汎用バスインタフェースコントローラ22 とマ【】,「」「イクロプロセッサ21」とは,何らかの取り決め(本願明細書又は図面では詳細には開示されていない)に従った「パラレル」の「インタフェース・スタンダード」で動作をするものである。
したがって,実施例の「マイクロプロセッサ」は「ディスク操作フォ ,ーマット」に従った「インタフェース・スタンダード「USB又はIE」,EE1394」に従った「インタフェース・スタンダード」及び「パラレル・インタフェース」に従った「インタフェース・スタンダード」を実現させる役割の一端を担っていることは明らかであってこれらいずれのイ ,「ンタフェース・スタンダード」を,本願発明の特許請求の範囲の「マイクロ・プロセッサ(21)内部」の「ファームウェア」で実現させる「インタフェース・スタンダード」として解釈しても矛盾は生じない。
そうすると,本願明細書の発明の詳細な説明記載の実施例と照らし合わせてみても,本願発明の特許請求の範囲の「インタフェース・スタンダード」を,何処と何処の間のインタフェースの如何なる規格であるとのように限定解釈すべき特段の事情は見当たらない。
よって,本願発明の特許請求の範囲の「インタフェース・スタンダード機能を実現させ」ることは,その文言通りに「インタフェース・スタンダード機能を実現させ」ることと解釈すべきであり,これを限定して解釈すべきではなく,原告の主張は失当である。
イ原告の主張する「インタフェース・スタンダード機能を実現」すると ,は「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定する」ことであり,これは「データ処理システムのコンピュータとフラッシュ・メモリ式外部記憶装置全体との間でUSBプロトコル又はIEEE1394の通信プロトコルを用いている」との意味であると解されるところ,原告が上記主張の根拠とする引用箇所を参酌しても「インタフェース・スタンダード機能を実現させ」るなる文言を説明 ,する記載はない。
また類似する記載として,原告引用箇所中の段落【0017】に「インタフェース機能「インタフェース・スタンダード操作」との記載が見ら」れるが,ここでいう「インタフェース機能「インタフェース・スタンダ」ード操作」が「USB又はIEEE1394」規格のものである旨の記載もない。
さらに,原告の主張には論理の飛躍がある。すなわち,ファームウェアと,オペレーティング・システム内にインストールされたドライバーとの間において,操作リクェスト等の情報を伝送するのに際し,かかる情報を「汎用インタフェース・バス・スタンダードに基づいたパケット」として,「 ,, 伝送していることとかかる汎用インタフェース・バスとしては専らインターナショナル・スタンダードであるUSB又はIEEE1394を」, , 用いるものとされていることとの論理的な組み立てをいかに試みても「ファームウェア」が「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定する」ものであるとの結論を導き出すことはできない。
また,本願明細書の実施例の「マイクロプロセッサ」は「ディスク操 ,作フォーマット」に従った「インタフェース・スタンダード「USB又」,はIEEE1394 に従ったインタフェース・スタンダード及びパ」「」「ラレル・インタフェース」に従った「インタフェース・スタンダード」を実現させる役割の一端を担っていることは明らかであるから,電子フラッシュ・メモリ式外部記憶装置と外部のデータ処理システムのコンピュータ(オペレーティング・システム)間における情報伝達を,USB又はIEEE1394の通信プロトコルに基づいて行っているからといって,この電子フラッシュ・メモリ式外部記憶装置と外部のデータ処理システムのコンピュータ(オペレーティング・システム)間における情報伝達に関する記載のみを,本願発明の「インタフェース・スタンダード機能」の解釈に用いるべき理由はない。
したがって,仮に「インタフェース・スタンダード機能を実現させ」るという本願発明を特定するために必要な事項の解釈に当たって原告引用箇所の記載を参酌したとしても,これを「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定すること」であるとの結論を導き出すことはできない。
ウまた引用文献1(甲8)の「…デスクトップ型PCのUSBポートに接続されたUSB接続ケーブルのコネクタとPCカード40のUSB物理層インタフェース43とが接続された場合には,デスクトップ型PCからの制御信号(シリアル信号)が入力されてUSBラインドライバ/レシーバ44-1のレシーバで受信され,次いで制御信号のシリアル/パラレル変換が行われる(段落【0068 )の記載,及び「…また,上記第1 。」】,乃至第4の実施の形態によるPCカードにおいては,第2のインタフェース部101がUSB規格に対応している場合で説明したが,例えばデスクトップ型PCがIEEE1394規格に対応したインタフェース及びコネクタを有しているのであれば,上記実施の形態のPCカード1,20,30,40の第2のインタフェース部101をIEEE1394規格に対応したインタフェースにしてももちろんよい(段落【0070 )の記載。」】からすると,引用発明が採用しているPCカードとデスクトップ型PCとの間のインタフェースは「USB又はIEEE1394」であることは ,明らかである。
また,引用文献1(甲8)の「パラレル信号に変換された制御信号はIDEコマンドデコーダ44-2でデコードされてIDEホストインタフェース44-3を経由して共通信号線Aに出力される。共通信号線Aに出力された制御信号はIDEインタフェース47を経由してフラッシュコントローラ46に伝達され,所定の処理がフラッシュメモリ41-1～41-3に対して行われる。… (段落【0069 )の記載からすると,引用文」】献1(甲8)に記載の実施例においては「IDE」は,PCカード内部で用いられているだけである。
したがって,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成は,IDEプロトコルを用いてPCカードとデスクトップ型等のPCとの間の情報伝達を行うことを意味する,との原告の主張は失当である。
以上から,引用発明の「USBポートに接続されたIDEドライブとして動作させる」は,文言通りに「USBポートに接続されたIDEドライブとして動作させる」と解釈すべきものである。
エ本願発明の特許請求の範囲の「インタフェース・スタンダード機能を実現させ」は,その文言通りに解釈すべきものであり「USB又はIEE ,E1394の通信プロトコルを用いた情報伝達を実現できる環境を設定すること」と解釈すべきものではない。
そして,引用発明の「USBポートに接続されたIDEドライブとして動作させる」も,その文言通りに「USBポートに接続されたIDEドライブとして動作させる」と解釈すべきものであり,これは「インタフェース・スタンダード機能を実現」することに他ならない。
したがって,本願発明の「インタフェース・スタンダード機能を実現させ」ることと,引用発明の「USBポートに接続されたIDEドライブとして動作させる」こととは,その技術的意義は同じであり,審決が,これらを一致点と認定したことに誤りはなく,原告の主張は失当である。
オなお,引用発明においても「USB」の規格が,PCカードとデスク ,トップ型PCとの間の情報伝達に用いられていることは明らかである。そして,引用発明の「フラッシュコントローラ」はPCカードをUSBポートに接続されたIDEドライブとして動作させる役割の一端を担うものである。
よって,仮に本願発明の特許請求の範囲の「インタフェース・スタンダード機能を実現させ」ることを「USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定すること ,これを外部」のデータ処理システムのコンピュータとフラッシュ・メモリ式外部記憶装置全体がUSB又はIEEE1394の通信プロトコルを用いて情報伝達することと限定解釈したとしても,このことは,引用発明と何ら相違するものではないので,審決の結論に影響を与えるものではない。
( )取消事由2に対し2「」, ア本願発明のインタフェース・スタンダード機能を実現させることと「」引用発明の USBポートに接続されたIDEドライブとして動作させることとは,その技術的意義は同じであり,これを根拠とする審決の相違点の判断に誤りはなく,原告の主張は失当である。
イ引用文献1(甲8)のIDEコマンドデコーダ,IDEホストインタフェース及びIDEインタフェース,すなわち「外部機構」は,IDEプロ,「」トコルに従った情報伝達の実現の一部を担ってはいてもこの外部機構のみでIDEプロトコルに従った情報伝達を実現し得るものではないから,上記原告の主張は,技術常識に反するものである。
現に,引用文献1(甲8)には「…フラッシュコントローラ46は…IDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う。… (段落【0065「…共通信号線Aに」】),出力された制御信号はIDEインタフェース47を経由してフラッシュコントローラ46に伝達され,所定の処理がフラッシュメモリ41-1～41-3に対して行われる。… (段落【0069 )との記載がある。」】,「」「」「」この記載によればIDEインタフェースは制御信号の伝達をするだけであり「制御信号」による「フラッシュメモリ」に対する処 ,理を行うのは「フラッシュコントローラ」である。すなわち「フラッシ ,ュコントローラ」は「IDEインタフェース」経由で「伝達」された「制御信号」による「フラッシュメモリ」に対する「処理」を実現するものであるから,明らかに「IDEプロトコルに従った情報伝達を実現」するともいえるものである。
そして,フラッシュメモリに対する処理が,特殊な処理となることは当業者の技術常識であり,かかる処理のためにマイクロプロセッサを利用することは当業者の常套手段に他ならない。現に甲9(引用文献2)に記載のものにおいてはフラッシュメモリに対する処理をマイクロプロセッサを用いて実現している。
そうすると「フラッシュコントローラに換えて,その内部においてI ,DEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ない」との原告の主張は失当である。
また,IDEは「ハードディスク用のインタフェース」であり,半導体メモリ用のインタフェース規格ではない。このような「ハードディスク用のインタフェース」に「ハードディスク」ではない半導体メモリを接続する場合にも,特殊な処理を要することは当業者の技術常識であり,そのためにマイクロプロセッサを利用することも当業者が適宜採用している周知技術である。
例えば,甲12(特開平6-124596号公報,発明の名称「フラッシュメモリを使用した記憶装置 ,出願人株式会社日立製作所,公開日」平成6年5月6日)の【図17 ,段落【0018】には「ISA,EI 】SA,マイクロチャネル,SCSIなどのバス」に接続される「フラッシュメモリを用いた記憶装置」が開示され,そのインタフェースの実現のために「プロセッサ3」を利用することが記載されている。また,乙1(特開平7-78056号公報,発明の名称「半導体ディスク装置 ,出願人」株式会社東芝,公開日平成7年3月20日)には「IDEインターフェース (段落【0020 )に接続するための「半導体ディスク装置」に, 」】「MPUと,このMPUの動作を制御するファームウェアプログラムが記憶されたローカルメモリを含んでいるアクセスコントローラ14段」「」(落【0024 )を用いることが記載されている。】したがって,引用発明が「IDEドライブとして動作する」という点からみても「フラッシュコントローラに換えて,その内部においてIDE ,プロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ない」との上記原告の主張は失当である。
そして,審決も言及する(11頁14行～16行)ように,従来からプログラム用のメモリを内蔵するマイクロ・プロセッサを種々の機能実現手段として採用することは一般的になされていた周知慣用技術であるから,引用発明における「フラッシュコントローラ」を「内部に」インタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェアが装着」された「マイクロ・プロセッサ」で実現することは,当業者であれば,容易に想到し得たことであるとする審決の判断に誤りはない。
第4当裁判所の判断1請求原因( )(特許庁における手続の経緯 ,( )(発明の内容 ,( )(審決1 23 ))の内容)の各事実は,いずれも当事者間に争いがない。
2取消事由1(一致点認定の誤り)について( )原告は,本願発明の「インタフェース・スタンダード機能を実現させ」1るという構成と,引用発明における「フラッシュコントローラ」の「USBポートに接続されたIDEドライブとして動作させる」との構成の技術的意義は異なるから,両者を一致点と認定した審決は誤りである旨主張する。
ア上記のとおり,本願発明の特許請求の範囲には「インタフェース・ス ,タンダード機能を実現させ」ると記載されているところ,この「インタフェース「スタンダード」の語に関し,辞書・文献等には以下の記載があ」,る。
(ア)インタフェースに関し・甲25(NEC Eラーニング事業部編〔守安由紀子執筆〕情報処理技術者基本情報図解テキスト?@ 「ハードウェアとソフトウェア改訂版」2003年〔平成15年〕1月24日改訂1刷発行,日本経済新聞社)「コンピュータ本体と周辺機器との間のデータのやりとりを行うための接続規格やルールを,インタフェースといいます。… (180頁下4 」行～下3行)(「」・甲26 江村潤朗監修コンパクト版図解コンピュータの大百科平成8年10月20日第1版第1刷発行,株式会社オーム社)「…インタフェースというのは,パソコンの中の並列信号を直列信号に変換してモデムに送り出したり,入ってくる信号に対してはその逆の変換を行う装置である。… (86頁文章部分15行～16行) 」・甲27(小学館ランダムハウス英和辞典第二版編集委員会編「ランダムハウス英和大辞典」1997年第2版第5刷発行,株式会社小学館)「…4(異種のものの間の)対話,連絡,意思疎通…6〔コン interface〕. [] ピュータインターフェース ( )コンピュータの各装置プログラム 1間の情報伝達装置[プログラム,ネットワーク .( )コンピュータと人 ] 2,. 」() 間とをつなぐ装置;ディスプレーキーボードなど …1395頁・甲30( 超図解パソコン用語事典2001年版 ,2000年1 「」 R2月27日第2刷発行,株式会社エクスメディア)「インターフェース?@(周辺装置の規格や仕様)複数の機器 interfaceを接続するための装置,または接続手順を定めた規約や,装置の規格や仕様そのもののこと。…?A(人間と機械との接点の概念)人間が直接利用する機器の操作方法や,データを表示する画面など,人間と機械との接点のこと。ヒューマンインターフェースともいう。… (310頁～」311頁)(イ)「スタンダード」に関し・甲28(小学館ランダムハウス英和辞典第二版編集委員会編「ランダムハウス英和大辞典」1997年第2版第5刷発行,株式会社小学館)「…1…(比較・判断のための)基準,規範,尺度,手本…」 standard(2640頁)イ一方,本願明細書(甲2,14)には,以下の記載がある(下線は判決で付記。)(ア)特許請求の範囲(甲2。便宜のため,判決において?@以下の段落を付けた)・【請求項1 「データを記憶するための少なくとも一つのフラッシュ・メ】モリ(1)と(段落?@),」「前記フラッシュ・メモリ(1)におけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,マイクロ・プロセッサ(2), () 1USB又はIEEE1394インタフェース・コントローラ 22及びUSB又はIEEE1394タップ(23)からなる記憶制御回路(2)と(段落?A),」「その電圧入力側が前記USB又はIEEE1394タップ(23)と接続し前記USB又はIEEE1394タップ(23)と前記フラッシュ・メモリ(1)との間における電圧変換を提供する直流電源変換器(3)とからなるフラッシュ・メモリ式外部記憶装置であって(段落?B),」「前記マイクロ・プロセッサ(21)は夫々USB又はIEEE1394() () インタフェース・コントローラ 22 及び前記フラッシュ・メモリ 1に接続され,前記USB又はIEEE1394インタフェース・コントローラ(22)は夫々前記USB又はIEEE1394タップ(23)及び前記マイクロ・プロセッサ(21)に接続され,前記USB又はIEEE1394インタフェース・コントローラ(22)はバス経由で外部のデータ処理システムのコンピュータに接続され前記マイクロ・プロセッサ 2 , (1)内部にインタフェース・スタンダード機能を実現させデータアクセスを制御するファームウェアが装着され(段落?C),」「直流電力は,前記USB又はIEEE1394タップ(23)経由で前記外部のデータ処理システムから導入され前記マイクロ・プロセッサ 2 , (1 と前記USB又はIEEE1394インタフェース・コントローラ 2 ) (2)及び前記フラッシュ・メモリ(1)に提供されることを特徴とするフラッシュ・メモリ式外部記憶装置(段落?D)。」(イ)発明の詳細な説明(甲2)・「上記を纏めてみると,今の技術ベースのフロッピ・ディスク及びその他の外部記憶装置を代替もしくは補強できる一種の新たなパソコン外部記憶装置に対する必要性が社会に差し迫ってきた。とりわけ,ノート・パソコンと手持ち設備が日に日に普及しつつある現在はこの必要が切迫し,ノートパソコンと手持ち設備とを軽便,小容積,携帯しやすくしなければならないからである。が,フロッピ・ドライバー及びその他のドライバーは容積が大きく扱いにくくてそれにふさわしくない。実際は,軽便,携帯しやすくするため,世界で,パソコンに内装フロッピ・ドライバー或いはMOドライバーを付けないようにするケースが増えつつある(段落【00。」03 )】・「発明が解決しようとする課題】【本発明は,前述の従来技術の問題を解消させる電子フラッシュ・メモリ式外部記憶方法及び装置を提供する。電子式フラッシュ・メモリを取り入れて,汎用データ・ハイウェー・インタフェースとプラグ・イン・プレイ等の技術を利用することによって,全てのエレメントとプリント基板が一体的され,即ちモジュール化されるよう,単純で軽便で携帯しやすく使用しやすく高信頼性,大容量,高速度のデータ記憶装置を,パソコン・ユーザに提供し,それに加えて,ソフトウェアだけでその外部記憶装置機能が実現でき,なお同じでないオペレーティング・システムに実現できる。それに,データ・ハイウェーをサポートする各種のデータ処理システムに適用する(段落【0006 ) 。」】・「課題を解決する手段】【本発明の目的は下記の発明で達する(段落【0007 ) 。」】・「電子フラッシュ・メモリ式外部記憶方法を,それに使う直流電源と記Flash 憶媒体とも含めて,設計し,前記記憶媒体がフラッシュ・メモリ()であり,但し,Memory1.採用された全てのエレメントとプリント基板は,一体的され,即ちモジュール化され,2.フィジカル・ドライバーの代わりに,ソフトウェアでの駆動で外部記憶機能を実現させ,3.記憶操作中は全てのエレメントが動かない状態にあることを特徴とするものである(段落【0008 ) 。」】・「前記電子フラッシュ・メモリ式外部記憶方法には,さらに,前記電子フラッシュ・メモリ式外部記憶装置に装着されている直に電子記憶媒体をコントロールしインタフェース機能を実現させるファームウェア(Firmw)。 , are が使われる該ファームウェアはマイクロ・プロセッサに設置されそのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ドライバーと協力して該装置を初期化させ,オペレーティング・システム又はドライバーのリクェストに基づいて,インタフェース・スタンダード操作或いは外部記憶装置の操作コマンドを実行する(段落【0017 ) 。」】「 , ・前記ドライバーはそのソフトウェア・フローチャートに従って作動し前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ファームウェアと協力して該装置を初期化させ,外部記憶装置のデバイス・アイデンティファイアを作成させかつそれを表示させる指令をオペレーティング・システムに伝える。そのドライバーは,オペレーティング・システムから伝送されてきた外部記憶装置に対する操作リクェストも処理する。しかし,現在,前記操作リクェストが主にディスク操作フォーマットを用い,ドライバーで電子フラッシュ・メモリ式外部記憶装置の操作指令に転換しなければならないため,それから,その操作指令を汎用インタフェース・バス・スタンダードに基づいてパケットに入れて,ファームウェアまで伝えて,そこで実行する。ドライバーはプラグ・イン・プレイ操作とオペレーティング・システムとの協力操作も実行する。外部記憶装置がプラグ・アウトされると,ドライバーは該外部記憶装置のデバイス・アイデンティファイアを消去する指令を出す(段落【0018 ) 。」】・「前記電子フラッシュ・メモリ式外部記憶装置は全ての汎用インタフェースをサポートできるデータ処理システムに適用され,なお,以下の特徴を有する(段落【0019 ) 。」】・「前記データ処理システムは,コンピュータと前記外部記憶装置相互間の情報伝達路に汎用インタフェース・バスを採用するから,インタフェース・カードを設置する必要はない。それに加えて,膨大な物理ドライバーと機械回転部とが無いから,軽量で起動が速くてプラグ・イン・プレイが可能となる。前記外部記憶装置は供給電源が汎用インタフェース・バスから導入されるため,外部電源が不要で,使用が便利となる。目前,採用された汎用インタフェース・バスはUSB(汎用シリアルバス)で,USBというのが新たなコンピュータ・インタフェースのインターナショナル・スタンダードであり,これにより,従来のパラレル,シリアル,キーボードとマウス等のインタフェースを代替することができる。その目的は,す,, べてのコンピュータに統一的なインタフェースを提供し伝送速度を上げ接続可能な外部装置の数を増やし,伝送距離を延長させて,コンピュータ・ユーザに便利を図ることにある。現在,数多くの外部装置,例えば,スキャナー,プリンタ,デジタルカメラ,キーボードとマウス等に既にUSBインタフェースを採用している(段落【0020 ) 。」】・「前記外部記憶装置に対する読み出し方法は,A. オペレーティング・システムのトップレイヤーにてユーザからの読み出し指令(該指令のフォーマットが今や馴染んできたディスク操作指令のフォーマットである)を受け取るステップと,B. オペレーティング・システムから前記読み出し指令をドライバーまで伝えるステップと,C.ドライバーにてディスク操作フォーマットの読み出し指令をファームウェアが認識実行できるリード()コマンドに転換してオペレーテreadィング・システムのトップレイヤーに伝送するステップと,D. オペレーティング・システムのボトムレイヤーにて前記リードコマンドを汎用インタフェース・バス制御回路経由で前記ファームウェアまで伝えるステップと,E.そのファームウェアが前記リードコマンドを実行し,かつ,その操作結果とステータスをドライバーに伝送するステップとからなる(段落。」【0022 )】「 , ・前記データ処理システムとその外部記憶装置との間の情報伝達方法は専用インタフェースに定義された情報伝達方法を採用せずに,汎用インタフェース・バス・スタンダードに規定された標準方法を採用する。伝送する情報は,汎用インタフェース両側のドライバーとファームウェアによって,それぞれコミュニケーション・プロトコールに基づいてパケット化されて,相手に伝送される(段落【0024 ) 。」】・「本発明にかかる他の実施例において,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達通路には汎用インタフェース・バスのIEEE1394バスも選択できる。この場合,外部記憶装置の供給電源はIEEE1394バスから導入され,データ処理システムのコンピュータと前記外部記憶装置との間の情報伝達方法はIEEE1394バ。」(【】) ス・スタンダードに規定された標準方法を採用する段落 0026・「図1は本発明にかかる電子フラッシュ・メモリ式外部記憶装置の汎用ハードウェアブロック図であり,図2はUSBインタフェースを採用した電子式フラッシュ・メモリ外部記憶装置の破断図である。前記電子フラッシュ・メモリ式外部記憶装置は完全に一つのハウジング5の中に収容され,各エレメントが前記ハウジング5内のプリント基板に配置され,ソフトウェアで駆動されて,記憶機能を実現させる。そして,操作中に前記電子フラッシュ・メモリ式外部記憶装置及びその全ての電子素子が物理的に完全に動かない状態にある(段落【0028 ) 。」】・「前記シリアル・インタフェース・コントローラ22において,モデルナンバがPDIUSBD12のチップD2,水晶発振器Y1,コンセントC1～C2及びC7～C8,抵抗R1～R3及びR10と発光ダイオードV3が含まれる。水晶発振器Y1とコンセントC1,C2とを直列接続して閉回路にし,水晶発振器Y1の両側をそれぞれチップD2の22,23番ピンに接続しチップD2の25,26番ピンをそれぞれ抵抗R2,R1,。を経由して汎用シリアルバス・タップ23の22 23番ピンに接続する該インタフェース・コントローラ22は,USBのデータI/O及びその制御に使い,USBスタンダード1.0及び1.1に合致し,パラレル・インタフェース(該インタフェースはほとんどの一チップと接続でき,8ビットであり,速度が速く,構成が簡単である)を設けており,DMA機能を実現することもできる(段落【0034 ) 。」】「 , ・オペレーティング・システムは読み出し操作リクェストを受けてからこのリクェストをドライバーに伝える。しかし,この操作が標準のディス, , ク読み出し操作で USB及びフラッシュ・メモリの操作方式と違うためドライバーはその操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。それから,更に,ドライバーは,転換後の操作指リクエストをUSBスタンダードに基づいてパケット化すると共に該パケット化された読み出し操作リクェストをオペレーティング・システムのボトム・レイヤーに伝える。オペレーティング・システムのボトム・レイヤーからの読み出し操作リクェストを,USB経由で,電子フラッシュメモリ式外部記憶装置のマイクロ・プロセッサにランニングしているファームウェアまで伝送して,ファームウェアはその読み出し操作を実行し,読み出されたデータ及びステータスを,オペレーティング・システムのボトムレイヤーを通じてドライバーまで返送する。そして,そこから読み出されたデータ及びステータスがオペレーティング・システムのボトムレイヤ。, 。」(【】) ーに伝送されるそれで読み出し操作が完了する段落 0042「 , ・オペレーティング・システムは書き込み操作リクェストを受けてからこのリクェストをドライバーに伝える。しかし,この操作が標準のディス, , ク書き込み操作で USB及びフラッシュ・メモリの操作方式と違うためドライバーは,その操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。その操作リクェストをフラッシュメモリ1に伝えても,もし書き込もうとする記憶域に有効データが記憶してあれば,新しいデータが書き込めない。それは,その有効データを消去しておかないと,新しいデータを書き込むことが出来ないからである。よって,ドライバーはその書込み操作を,リード,消去及びライトとの三つの内部操作に転換する。ドライバーは,先ず,リードの内部操作を実行して,書き込。, もうとする記憶域に記憶してある内容を読み出して記憶しておく第二に消去の内部操作を実行して,書き込もうとする記憶域に記憶してあるデー。, () タを全部消去する最後に書き込むデータと元のデータとを整合結合して,整合後のデータに対してライトの内部操作を実行する。上記三つの操作を終らせてから,ドライバーは書込み操作後のステータスをオペレー,。」ティング・システムのトップレイヤーまで伝え書込み操作が完了する(段落【0044 )】(ウ)図面(かっこ内は【図面の簡単な説明】の記載である。甲14)・【図1 (本発明にかかる電子フラッシュ・メモリ式外部記憶装置の汎用】ハードウェアの構造ブロック図である )。
・【図3 (前記電子フラッシュ・メモリ式外部記憶装置のUSBインタフ】ェースのハードウェア構造ブロック図である )。
・【図4 (前記電子フラッシュ・メモリ式外部記憶装置のIEEE139 】4インタフェースのハードウェア構造ブロック図である )。
(エ)上記(ア),(イ)のとおり,本願発明は,電子フラッシュ・メモリ式外部記憶装置(以下「本願発明のフラッシュメモリ」という)に関す ,る発明である(特許請求の範囲段落?D,段落【0006。なお,発明】)の名称の「全電子フラッシュ・メモリ式外部記憶方法及びその装置」のうちの「全電子」に関しては,平成16年9月17日付け拒絶理由通知(甲15)において,請求項1に関し「…『全電子フラッシュ・メモ ,リ式外部記憶方法』の『全』が何を意味するのか不明瞭である(他の請求項にも記載あり(3頁末行～4頁1行)と指摘され,平成17年 )。」()「『』『』 3月25日付け意見書甲16 において … 全電子… は電子…に補正する(9頁下4行)として,平成17年3月25日付け手続補。」正(甲17)でその旨補正した( 全」に特段の意味がないことは当事「者間に争いがない。)本願発明のフラッシュメモリ式外部記憶装置は,データを記憶するフラッシュ・メモリ(段落?@)と,データの読み出し操作及び書き込み操作を制御する記憶制御回路(段落?A)と,直流電源変換器(段落?B)から成る。
記憶制御回路は,マイクロプロセッサ,USB又はIEEE1394インタフェース・コントローラ,USB又はIEEE1394タップから成り(段落?A ,マイクロプロセッサ内部にデータアクセスを制御す )るファームウェアが装着される(段落?C 。そして,本願発明のフラッ )シュ・メモリ式外部記憶装置は,外部のデータ処理システムのコンピュータと,上記USB又はIEEE1394インタフェースコントローラとバス経由で接続され(段落?C ,外部のデータ処理システム(コンピ )ュータ)からUSB又はIEEE1394タップを介して直流電流が提供される(段落?B,?D 。)外部のデータ処理システム(パソコン)と本願発明のフラッシュ・メモリ式外部記憶装置とは,上記のとおりUSB又はIEEE1394インタフェースコントローラとバス経由で接続されるが,このUSB又はIEEE1394インタフェース・コントローラはUSB又はIEEE1394タップと接続されており,USB又はIEEE1394タップを介してバス経由で外部のデータ処理システム(パソコン)と接続される(段落?C 。)そして,マイクロプロセッサ内部のファームウエアにおいて「イン,タフェース・スタンダード機能を実現させ」るものとされている(段落?C 。)(オ)そこで,本願発明の上記「インタフェース・スタンダード機能を実現させ」るとの意義について検討する。
本願発明の特許請求の範囲には,上記のとおり「インタフェース・スタンダード機能を実現させ」る「ファームウェア」が「マイクロプロセッサ(21 」内部に装着され,この「ファームウェア」は同時にデー )タアクセスを制御するものであると記載されているが,それ以上に「インタフェース・スタンダード機能を実現させ」ることの具体的な構成について特段の言及はなされていない。
また「インタフェース・スタンダード」に関して,本願明細書には ,その定義は存在しないところ,上記ア(ア),(イ)で摘記した「インタフェース」及び「スタンダード」の語の通常の意味内容によれば「イン,タフェース・スタンダード」とは,コンピュータの各装置間の情報伝達(),() をする装置インタフェースにつき基準となる設定スタンダードを意味するものと解される。
この点につき本願明細書(甲2,14)の発明の詳細な説明及び図面の記載を参酌すると,発明の詳細な説明には,インタフェース機能ないしインタフェース・スタンダードに関し「…該ファームウェアはマイ ,クロ・プロセッサに設置され,そのソフトウェア・フローチャートに従って作動し,前記電子フラッシュ・メモリ式外部記憶装置がプラグ・インされると,ドライバーと協力して該装置を初期化させ,オペレーティング・システム又はドライバーのリクェストに基づいて,インタフェー。」ス・スタンダード操作或いは外部記憶装置の操作コマンドを実行する(段落【0017「前記電子フラッシュ・メモリ式外部記憶装置は】),全ての汎用インタフェースをサポートできるデータ処理システムに適用され,なお,以下の特徴を有する(段落【0019「前記データ。」】),処理システムとその外部記憶装置との間の情報伝達方法は,専用インタフェースに定義された情報伝達方法を採用せずに,汎用インタフェース・バス・スタンダードに規定された標準方法を採用する …段落 0。」(【024 )との記載があり,図面には図3としてUSBインタフェース】の,図4としてIEEE1394インタフェースのハードウェア構造のブロック図が,それぞれ示される一方,図1として汎用ハードウェアの構造ブロック図が示されているところからすれば,本願発明の「インタフェース・スタンダード機能を実現させ」るとは,上記のとおりコンピュータの各装置間の情報伝達をする装置(インタフェース)につき,基準となる設定(スタンダード)を意味し,これはUSBないしIEEE1394インタフェースによる情報伝達に限られるものではない。この解釈は,本願明細書の発明の詳細な説明及び図面の記載内容と沿うものである。
そうすると,本願発明における「インタフェース・スタンダード機能を実現させ」るとは,外部の情報処理装置(パソコン)と通信経路であるバス経由で接続され,その外部の情報処理装置(パソコン)と本願発明との間の情報伝達をすることにつき基準となる設定をする機能をファームウエアが有していることを意味するということができ,これはUSBないしIEEE1394インタフェースによる情報伝達に限られるものではない。
上記を前提に,以下,審決の一致点の認定に誤りがあるかについて検討する。
ウ引用発明の記載された引用文献1(甲8)には,以下の記載がある。
(ア)特許請求の範囲・「請求項1】情報処理装置に対して所定の機能を提供する機能ブロック【と,前記機能ブロックと第1の情報処理装置との間でデータ転送を行う第1のインターフェース部と,前記第1のインターフェース部と異なるインターフェース仕様を有し,前記機能ブロックと第2の情報処理装置との間でデータ転送を行う第2のインターフェース部とを少なくとも備えていることを特徴とするPCカード」。
・「請求項5】請求項1乃至4のいずれかに記載のPCカードであって, 【前記第2のインターフェース部は,前記第2の情報処理装置と物理的に接続する第2の物理層インターフェースと,前記第2の物理層インターフェースと前記機能ブロックとの間に設けられた第2のインターフェース制御部とを有していることを特徴とするPCカード」。
・「請求項6】請求項5記載のPCカードであって,前記第2のインター【フェース部は,前記第2の情報処理装置と前記機能ブロックとの間で,前記第2のインターフェース制御部を介した制御手順を実現するための第2の付加回路を有していることを特徴とするPCカード」。
・「請求項7】請求項6記載のPCカードであって,前記第2の付加回路【は,前記機能ブロックと前記第2のインターフェース制御部との間に設けられていることを特徴とするPCカード」。
(イ)発明の詳細な説明・「本発明の第4の実施の形態〕次に,本発明の第4の実施の形態による〔PCカードを図4を用いて説明する。本実施の形態では,近年,デジタル・スチル・カメラや携帯端末の記録メディアとして広く使用されているPCMCIA ATA(AT Aｔｔachmenｔ)カードを例にとって説明する。図4は,平面方向から見たPCカード40内部の概略構成を複数のブロックで示したものである(段落【0061 ) 。」】・「図4において,第1のインターフェース部100は,PCカード物理層インタフェース42と共に,PCMCIA ATAインターフェース45を有している。一方,第2のインターフェース部101は,USB物理層インターフェース43とUSBインターフェース44,及びIDE(Inｔegｒaｔed Dｒiｖe Elecｔｒｏnicｓ)インターフェース47とを有している。そして,これら第1及び第2のインターフェース部100,101は,フラッシュコントローラ46に接続されている(段落【0062 ) 。」】・「PCMCIA ATAインターフェース45からPCカード物理層インタフェース42ヘ接続された複数の信号線A,Bのうち,データ/アドレスラインである共通信号線Aは,分岐してUSBインタフェース44にも接続されている。USBインタフェース44からUSB物理層インターフェース43及び接続ケーブルを介してデスクトップ型PCのUSBポートと接続することにより,デスクトップ型PCはPCカード(PCMCIA ATAカード 40にアクセスできるようになる段落 0 ) 。」(【063 )】・「図4に示すように,PCカード40にはフラッシュメモリ41-1,41-2,41-3が設けられている。これらフラッシュメモリ41-1,41-2,41-3は,フラッシュメモリ41-3と,PCMCIA ATAインターフェース45及びIDEインターフェース47との間に設けられたフラッシュコントローラ46に制御信号線Cで接続されている。また,USBインタフェース44にはUSBラインドライバ/レシーバ44-1,IDEコマンドデコーダ44-2,IDEホストインタフェース44-3が設けられている(段落【0064 ) 。」】・「PCMCIA ATAインタフェース45にはドライバ/レシーバが設けられ,PCカード物理層インタフェース42からの信号線のうちIDEインタフェース44-3と共用する共通信号線Aと,共用しない非共通信号線Bとが接続されている。フラッシュコントローラ46はPCカードインタフェースとして機能し,共通信号線Aと非共通信号線Bとに入力された入力信号をデコードし,デコードした入力信号に基づいて制御信号線Cを介してフラッシュメモリ41-1～41-3に対する処理を行ったり,またIDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う。ここで,表2を用いてUSBインターフェース44の信号線について説明する。表2に示すように,USBインターフェース44の信号線は,電源電圧Vcc=5V,ディファレンシャルのデータ用信号線D+,D-,及び接地線の計4本が設けられている。なお,PCカード40のUSB物理層インターフェース43は他の周辺装置とのシリアル接続のために接続ポートを2個有している(段落【0065 ) 。」】・「一方,デスクトップ型PCのUSBポートに接続されたUSB接続ケーブルのコネクタとPCカード40のUSB物理層インタフェース43とが接続された場合には,デスクトップ型PCからの制御信号(シリアル信号)が入力されてUSBラインドライバ/レシーバ44-1のレシ, 。」ーバで受信され次いで制御信号のシリアル/パラレル変換が行われる(段落【0068 )】・「パラレル信号に変換された制御信号はIDEコマンドデコーダ44-2でデコードされてIDEホストインタフェース44-3を経由して共通信号線Aに出力される。共通信号線Aに出力された制御信号はIDE, インタフェース47を経由してフラッシュコントローラ46に伝達され所定の処理がフラッシュメモリ41-1～41-3に対して行われる。
以上説明した動作により,PCカード40をデスクトップ型PCのUSBポートに接続されたIDEドライブとして動作させることができるようになる(段落【0069 ) 。」】・「なお本実施の形態によるPCカード40においても,情報処理装置との接続は例えば赤外線通信をはじめとする無線での接続をすることもできるし,デスクトップ型PCのキーボードの接続ケーブルから電源線を取得するようにすることも可能である。また,上記第1乃至第4の実施の形態によるPCカードにおいては,第2のインターフェース部101がUSB規格に対応している場合で説明したが,例えばデスクトップ型PCがIEEE1394規格に対応したインターフェース及びコネクタ, ,,, を有しているのであれば上記実施の形態のPCカード1 20 3040の第2のインターフェース部101をIEEE1394規格に対応したインターフェースにしてももちろんよい(段落【0070 ) 。」】(ウ)図面(かっこ内は【図面の簡単な説明】の記載である)・【図4 (本発明の第4の実施の形態によるPCカードの概略の構成を示】す図である )。
(エ)上記(ア)～(ウ)によれば,引用文献1(甲8)記載の第4実施例及び【図4】は前記第3,1( )イの引用発明を記載したものであると解3されるところ,これは,第1のインタフェース部はPCカード物理層インタフェースを有し,第2のインタフェース部はUSB物理層インタフ, ()。ェースを有しそれぞれ異なるインタフェース仕様を有する請求項1そして,引用発明は,フラッシュメモリとフラッシュコントローラを有しており,フラッシュコントローラはインタフェース制御部及びフラッシュメモリに接続されており(図4 ,インタフェース制御部は,物理 )層インタフェース,フラッシュコントローラに接続され,インタフェース制御部は,接続ケーブルを介してデスクトップ型PC(パソコン)と接続されている(段落【0063。】)また引用発明では,デスクトップ型PCのUSBポートとPCカードのUSB物理層インタフェースとが接続された場合には,PCからの制御信号が入力されると,IDEコマンドデコーダでのデコードを経て共通信号線に出力され,フラッシュコントローラに伝達されるが,IDEホストインタフェース44-3とIDEインタフェース47との間で, 。, は制御信号はIDE規格により伝送されることになるこれらにより引用発明は,フラッシュコントローラがUSBポートに接続されたIDEドライブとして動作させることができる(段落【0069。】)そして引用発明では,USB規格のほか,IEEE1394規格に対応したインタフェース及びコネクタに対応したものとしてもよいことが示されている(段落【0070。】)(オ)前記イのとおり本願発明の「インタフェース・スタンダード機能を実現させ」るとは,外部の情報処理装置(パソコン)と通信経路であるバス経由で接続され,その外部の情報処理装置(パソコン)と本願発明との間の情報伝達をすることにつき基準となる設定をする機能をファームウエアが有していることを内容とするものであるところ,上記(ア)ないし(エ)によれば,引用発明は,フラッシュコントローラがUSBポートに接続されたIDEドライブとして動作する,すなわちフラッシュコントローラが,制御信号によりフラッシュメモリに対する処理を行うことで伝送経路上でUSB規格による情報伝達とIDE規格による情報伝達とが実現されるものであるから,これは本願発明のインタフェース・スタンダード機能を実現させることと同一内容であると認められる(なお,引用発明においては,上記摘記の段落【0065】に「…フラッシュコントローラ46はPCカードインタフェースとして機能し,共通信号線Aと非共通信号線Bとに入力された入力信号をデコードし,デコードした入力信号に基づいて制御信号線Cを介してフラッシュメモリ41-1～41-3に対する処理を行ったり,またIDEコマンドデコーダ44-2によるデコード結果に基づいて共通信号線Aを経由して伝達される制御信号によりフラッシュメモリ41-1～41-3に対する処理を行う…」と記載されているように,引用発明のフラッシュコントローラ46は,上記「第1のインタフェース」側についても「インタフェー」。)。ス・スタンダード機能を実現させるものであることが明らかであるそうすると,審決が,前記第3,1( )イのとおり「データを記憶す3 ,るための少なくとも一つのフラッシュ・メモリと,前記フラッシュ・メモリにおけるデータ読み出し操作及びデータ書き込み操作を制御するためのものであって,処理手段,USB又はIEEE1394インタフェース・コントローラ及びUSB又はIEEE1394タップからなる記憶制御回路と,からなるフラッシュ・メモリ式外部記憶装置であって,前記処理手段は夫々USB又はIEEE1394インタフェース・コントローラ及び前記フラッシュ・メモリに接続され,前記USB又はIEEE1394インタフェース・コントローラは夫々前記USB又はIEEE1394タップ及び前記処理手段に接続され,前記USB又はIEEE1394インタフェース・コントローラはバス経由で外部のデータ処理システムのコンピュータに接続され,前記処理手段はインタフェース・スタンダード機能を実現させデータアクセスを制御するものである,フラッシュ・メモリ式外部記憶装置」である点を本願発明と引用。
発明との一致点として認定したことに誤りはない。
( )原告の主張に対する補足的判断2ア原告は,本願発明の「インタフェース・スタンダード機能を実現」するとは,USB又はIEEE1394の通信プロトコルを用いた情報伝達を実現できる環境を設定することといえると主張し,この旨は本願明細書の発明の詳細な説明の記載を参酌すれば明らかであるとする。
なるほど原告の主張するとおり,本願明細書(甲2,14)の発明の詳細な説明には,USB(段落【0020 ・ 0025 ・ 0028】～】【】【【0034 【0038】～【0044】等 ,及びIEEE1394(段】 )落【0026】等)を用いた構成について記載されている。
しかし,上記( )イ(オ)のとおり,本願発明の「インタフェース・スタ1ンダード機能を実現させ」るとは,USB又はIEEE1394の通信プロトコルを用いた情報伝達の環境設定に限られるものではない。
, , 加えて上記( )イ(イ)で摘記した本願明細書の発明の詳細な説明には1「オペレーティング・システムは読み出し操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディス, , ク読み出し操作で USB及びフラッシュ・メモリの操作方式と違うためドライバーはその操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。… (段落【0042「オペレーティング」】),・システムは書き込み操作リクェストを受けてから,このリクェストをドライバーに伝える。しかし,この操作が標準のディスク書き込み操作で,USB及びフラッシュ・メモリの操作方式と違うため,ドライバーは,その操作を電子フラッシュメモリ式外部記憶装置における所定の操作方式に転換する。… (段落【0044 )と記載され,USB及びフラッシュメ」】モリの操作方法と異なる場合についても,所定の「操作方式」が「インタフェース・スタンダード機能を実現させ」るものであることが明らかであるから,原告の上記主張は採用することができない。
イまた原告は,本願発明のインタフェース・スタンダード機能を実現するとの構成は,USB及びIEEE1394を前提としているところ,これはシリアルバス通信であり,引用発明のIDEプロトコルはパラレルバス通信であるから,両者は技術的意義が異なるとも主張する。
しかし,本願発明のインタフェース・スタンダード機能を実現するとの点につき,USB又はIEEE1394の通信プロトコルを用いるものに限られないことは上記アのとおりである。
加えて,本願明細書(甲2,14)には,上記( )イ(イ)で摘記のとお1り「前記電子フラッシュ・メモリ式外部記憶装置は全ての汎用インタフ ,ェースをサポートできるデータ処理システムに適用され,なお,以下の特徴を有する(段落【0019 )と記載されているほか,同(ウ)の図1 。」】には「汎用バスケーブル「汎用バスインタフェース・コントローラ2 ,」,」,「」,「() 2 が記載され図3に USBケーブル汎用シリアルバス USBインタフェース・コントローラ22」と記載されていることからすれば,本願発明のバス通信がシリアルバス通信に限られるものでないことも明らかであるから,原告の上記主張は採用することができない。
3取消事由2(相違点1についての判断の誤り)について( )原告は,審決が相違点1について容易想到と判断したのは誤りであり,1その理由として,?@本願発明における「インタフェース・スタンダード機能を実現させ」るという構成と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」という構成とは別のもので,この相違する構成に関していずれの引用文献にも記載されていないことから,相違点1について容易に想到しうるという審決の判断は誤りである,?A引用発明においては,引用文献1の記載のとおり,IDEプロトコルに従った情報伝達の実現のために,フラッシュコントローラ外にIDEコマンドデコーダ,IDEホストインタフェース及びIDEインタフェースが設けられており,IDEプロトコルに従った情報伝達の実現の一部を担う外部機構が存在しているにもかかわらず,フラッシュコントローラに換えて,その内部においてIDEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ないから,審決が相違点1に関し「…引用発明における『フラッシュコン ,トローラ』を『内部に』インタフェース・スタンダード機能を実現させデータアクセスを制御する『ファームウェアが装着』された『マイクロ・プロセ』,, 。」ッサで実現することは当業者であれば容易に想到し得たことである(11頁22行～26行)とした判断は誤りである旨主張する。
( )しかし,上記?@の点について,本願発明における「インタフェース・ス2タンダード機能を実現させ」るとの点と,引用発明における「USBポートに接続されたIDEドライブとして動作させる」との点については一致点として認定できる点については上記2で説示したとおりであるから,原告の上記主張は採用することができない。
そこで上記?Aの点について,引用発明においてIDEプロトコルに従った情報伝達の実現の一部を担う外部機構が存在しているにもかかわらず,フラッシュコントローラに換えて,その内部においてIDEプロトコルに従った情報伝達を実現させデータアクセスを制御するファームウェアが装着されたマイクロ・プロセッサをさらに設けることはあり得ないとする原告の主張について検討する。
ア引用発明のIDEインタフェースは,上記2( )ウ(イ)で摘記したとお1り,IDEコマンドデコーダでデコードされた信号をフラッシュコントローラに伝達する(甲8,段落【0069 )ものであり,その信号を受け】たフラッシュコントローラにおいて,フラッシュメモリに対する所定の処理を行うことになる(同段落。)イそして,フラッシュメモリに対する処理につきマイクロプロセッサを利用することに関し,文献には以下の記載がある。
(ア)審決で周知技術を示すものとして引用された甲12(特開平6-1,「」, 24596号公報発明の名称フラッシュメモリを使用した記憶装置出願人株式会社日立製作所,公開日平成6年5月6日)には,以下の記載がある。
a発明の詳細な説明・「…またプロセッサをワンチップマイコンとした場合は,使用セクタ数テーブルなどの比較的小さなテーブルはワンチップマイコンに内蔵されているRAMコアに格納する。これらをまとめた第4の実施例の構成図を図13に示した。図中,111はRAM,ROMを内蔵したワンチップマイコン,112はワンチップマイコン内のRAMコア,113はワンチップマイコン内のROMコア,…ROMコア113にはマイコンの制御プログラムを格納し,… (段落【0015 ) 」】・「次にこれまでの実施例で説明してきたフラッシュメモリを用いた記憶装置を情報処理システムに応用する実施例について説明する。図17はフラッシュメモリを用いた記憶装置(以下,フラッシュファイルシステムと称す)を情報処理システム(以下ホストと称す)と接続するためのインタフェース回路を説明する図であり,図中201はホス, ,, トの外部I/Oバスであり標準的なバスとしてはISA EISAマイクロチャネル,SCSIなどのバスが挙げられる。202は標準バスを専用バスに変換するためのバスバッファあるいはバスコントローラであるが,これが省略されるシステムも考えられる。これらに接続されているのはホスト側が自システム内の主記憶装置あるいは拡張主記憶装置,表示記憶装置等の記憶装置に記憶しきれないデータや電源遮断後も保持したいデータなどを記憶するために設置している外部記憶装置あるいは補助記憶装置である。フロッピディスクドライブ203,ハードディスクドライブ204等が一般的であるが,それに加えフラッシュファイルシステム205が接続されている。なおこれら全ての補助記憶装置がホストシステムに接続される必要はなく,ユーザが適宜選択して接続するものである。フラッシュファイルシステム205にはインタフェース回路206が付加されており,207はインタフェースレジスタ群,208はインタフェースレジスタ群の中のレジスタの一つであるコマンドレジスタ,209はインタフェースレジスタ群のアドレスデコード回路,210はコマンド割込み信号である。以下既出の番号はこれまでの説明で述べてきたものと同様のものである。ただしプログラムメモリ4に格納されているプログラムはこれまでの説明で述べてきたファイルデータの制御,管理に加え,ホストからのアクセス要求を中心としたコマンドへの対応のプログラムが格納されている。ホストはホストバス201を通して補助記憶装置にコマンドを出す。これはインタフェース回路206内のインタフェースレジスタ群207の一つであるコマンドレジスタ208にコマンドコードを書き込むことによって行なわれる。インタフェースレジスタ群207は,ハードディスクドライブがインタフェースレジスタとして持つレジスタを全て備え,またレジスタの仕様も一致し,ホストからはハードディスクをアクセスするのと何ら変わらないようにしている。なおこのレジスタをフロッピディスクドライブや光ディスクドライブ等,他の補助記憶装置のインタフェースに合わせることも有効であると考える。あるいは複数の補助記憶装置のインタフェースを同時にサポートし,ホストからは別の補助記憶装置を利用しているようにみえるが,実際には1台のフラッシュファイルシステムでまかなうというのはスペース的に非常に有効である。さてコマンドレジスタ208はホストによりコマンドを書き込まれると割込み信号210をプロセッサ3に対して発し,これを受けたプロセッサ3は書き込まれたコマンドコードを解釈して,ホストのコマンド要求に応える。なおインタフェースレジスタ群207やコマンドは全てハードディスクドライブに対応するものであるが,記憶媒体が異なるものであるため,不必要なものや処理が異なるものもある。例えばフォーマットは磁気ディスク装置には不可欠のものであるが,半導体ディスクドライブでは不必要であるため,特に処理を行なわないようにしたり,単に規則的なデータに書き換えたりといった処理にする。以下,ファイルデータのリードライトに関してはこれまでの実施例で説明したものと同様の動作とする。なお図は第1の実施例を適用しているが,これまで説明したあるいはこの後説明する他の実施例にそのまま適用することも可能である(段落【0018 ) 。」】・「…234は標準バス223より標準のHDDに変換するバッI/O I/Fファコントローラ,… (段落【0019 ) 」】b図面(かっこ内は【図面の簡単な説明】の記載である)・【図17 (本発明における第4の実施例のフラッシュファイルシステ】ムのインターフェース部分のハードウエア構成図 )。
(イ)さらに,乙1(特開平7-78056号公報,発明の名称「半導体ディスク装置 ,出願人株式会社東芝,公開日平成7年3月20日) 」の発明の詳細な説明には,以下の記載がある。
・「また,この半導体ディスク装置10は,ホストインターフェース12と,コントローラ20を備えている。ホストインターフェース12は,ホストシステム1のシステムバスに接続可能なIDEインターフェースに準拠した40ピンのピン配置を有している(段落【002。」0 )】・「アクセスコントローラ14は,MPUと,このMPUの動作を制御するファームウェアプログラムが記憶されたローカルメモリを含んでおり,ホストインターフェース12およびインターフェースコントローラ13を介してホストシステム1から供給されるディスクアクセス要求に応じて,フラッシュEEPROM11-1～11-6をアクセス制御する(段落【0024 ) 。」】・「すなわち,アクセスコントローラ14のMPUは,インターフェースコントローラ13のレジスタ群にセットされる各種コマンドやパラメタをリードし,その内容に応じてフラッシュEEPROM11-1～11-6をアクセス制御する(段落【0025 ) 。」】(ウ)上記(ア),(イ)によれば,標準I/Oバスを用いて情報処理システムと接続するためのインタフェース回路につきフラッシュメモリを用いる外部記憶装置において,プログラムメモリに格納されているプログラムに基づきコマンドコードを解釈するプロセッサを用いる技術が記載され(上記(ア) ,IDEインタフェースに接続するための半導体ディス )ク装置にMPUの動作を制御するファームウェアのプログラムが記憶されたメモリを含むアクセスコントローラが記載されている(上記(イ))ことが認められ,プログラム用のメモリを内蔵したマイクロプロセッサを用いることは周知技術であると認められる。
上記によれば,審決が,相違点1に関し,引用発明の「フラッシュコントローラ」を内部にインタフェース・スタンダード機能を実現させデータアクセスを制御する「ファームウェア」が装着されたマイクロプロセッサで実現することは当業者(その発明の属する技術の分野における通常の知識を有する者)であれば容易に想到できたとした判断に誤りはない。
(エ)これに対し原告は,引用発明においてはフラッシュコントローラの外部に,IDEコマンドデコーダ,IDEホストインタフェース,IDEインタフェースの「外部機構」が設けられているから,これら外部機構がIDEプロトコルの一部を担うにもかかわらず,フラッシュコントローラ内部にもIDEプロトコル機能を設けることはあり得ないと主張する。
しかし,上記2( )ウ摘記のとおり,引用発明のIDEコマンドデコ1ーダは制御信号のデコードを行うもの(段落【0065,IDEホス】)トインタフェースは共通信号線を介して制御信号をIDEインタフェースに送り,IDEインタフェースはこれをフラッシュコントローラに伝達するもの(段落【0069 )であり,これらはIDE規格による制】御信号の伝達を実現するための一部を担っているものの,これのみでIDE規格による情報伝達を可能にするものではないから,例えばIDEインタフェースの制御のためにフラッシュコントローラ内部にIDEプロトコルを実現するための機能の一部を設けることは当然想定されるもので,原告の上記主張は採用することができない。
4結語以上のとおりであるから,原告主張の取消事由はすべて理由がない。
よって,原告の請求を棄却することとして,主文のとおり判決する。

裁判長裁判官	中野哲弘
裁判官	今井弘晃
裁判官	真辺朋子

ページ上部へ