ポートフォリオ機能| 関連審決 |
不服2019-14019 |
|---|
| 元本PDF |
裁判所収録の全文PDFを見る
 |
|---|---|
| 元本PDF |
裁判所収録の別紙1PDFを見る
|
| 元本PDF |
裁判所収録の別紙2PDFを見る
|
| 元本PDF |
裁判所収録の別紙3PDFを見る
|
| 事件 |
令和
3年
(行ケ)
10001号
審決取消請求事件
|
|---|---|
|
5 原告 コピンコーポレーション 同訴訟代理人弁理士 杉本修司 同 笹沼崇 10 被告 特許庁長官 同 指定代理人岸智史 同 岡田吉美 同 濱野隆15 同 小島寛史 |
|
| 裁判所 | 知的財産高等裁判所 |
| 判決言渡日 | 2021/10/28 |
| 権利種別 | 特許権 |
| 訴訟類型 | 行政訴訟 |
| 主文 |
１ 原告の請求を棄却する。 ２ 訴訟費用は原告の負担とする。 ３ この判決に対する上告及び上告受理の申立てのための付加期間を20 ３０日と定める。 |
| 事実及び理由 | |
|---|---|
|
請求
特許庁が不服2019-14019号事件について令和2年8月20日にし た審決を取り消す。 25 第2 事案の概要 1 特許庁における手続の経緯等(当事者間に争いがない。) 1 ? 原告は,平成27年2月5日,発明の名称を「マイクロディスプレイデバ イス用の列バス駆動方法」とする発明につき,国際特許出願(パリ条約によ る優先権主張 2014年2月5日,アメリカ合衆国。日本国における出願 番号は特願2016-550185号。請求項の数20。以下「本願」とい 5 う。)をした。 原告は,平成30年1月29日付けで,特許請求の範囲と明細書について 手続補正をした(補正後の請求項の数19)。 原告は,令和元年6月6日付けで,特許請求の範囲について更に手続補正 をしたが(補正後の請求項の数18),同月18日付け(送達日:同月2510 日)で,拒絶査定を受けた。 ? 原告は,令和元年10月21日,拒絶査定不服審判を請求するとともに, 同日付けで,特許請求の範囲について手続補正(以下「本件補正」という。) をした。また,原告は,令和2年2月21日付けの上申書で補正案を提出し た。 15 ? 特許庁は,令和2年8月20日,本件補正を却下した上で,前記?の審判 請求(不服2019-14019号事件)につき,「本件審判の請求は,成 り立たない。」との審決(以下「本件審決」という。)をし,その謄本は, 同年9月8日,原告に送達された。 ? 原告は,令和3年1月5日,本件審決の取消しを求める本件訴訟を提起し20 た。 2 特許請求の範囲の記載 ? 本件補正前 本件補正前の特許請求の範囲の記載は,請求項1ないし18からなり,そ の請求項1の記載は,次のとおりである(甲4。以下,請求項1に係る発明25 を「本願発明」という。 。 ) 【請求項1】 2 画素アレイに使用するための列信号を生成する方法であって, 2つ以上の制御可能バスバッファを直列に接続して前記2つ以上の 制御可能バスバッファの直列接続されたストリングを形成することであ って,前記2つ以上の制御可能バスバッファのそれぞれの出力は付随ノー 5 ドを駆動するものであり,各ノードは関連する制御可能ローカル出力バッ ファの入力に電気的に結合されている,形成することと, 前記2つ以上の制御可能バスバッファの直列接続されたストリング の入力に列データ信号を提供することと, 各ノードが順次時間的に駆動されるように,前記2つ以上の制御可能バ10 スバッファの直列接続されたストリングにおいて各制御可能バスバッフ ァを順次有効化することであって,前記制御可能ローカル出力バッファが 有効化中のときに少なくとも関連するノードが有効化中であるように,前 記制御可能ローカル出力バッファのそれぞれを,前記制御可能バスバッフ ァの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化15 することと, を含む方法。 ? 本件補正後 本件補正後の特許請求の範囲の記載は,請求項1ないし18からなり,そ の請求項1の記載は,次のとおりである(甲7。以下,請求項1に係る発明20 を「補正発明」という。下線部は本件補正に係る補正箇所である。 。 ) 【請求項1】 画素アレイに使用するための列データ信号であって,それぞれ特定の画 素列用である列データ信号を生成する方法であって, 2つ以上の制御可能バスバッファを直列に接続して前記2つ以上の制御25 可能バスバッファの直列接続されたストリングを形成することであって, 前記2つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを 3 駆動するものであり,各ノードは関連する制御可能ローカル出力バッファ の入力に電気的に結合されるように,形成することと, 前記2つ以上の制御可能バスバッファの直列接続されたストリングの入 力に前記列データ信号を提供することであって,前記制御可能バスバッフ 5 ァの1つが前記列データ信号を受信して,その出力が他の制御可能バスバ ッファに与えられて,順次このように続いていくものである,ことと, 各ノードが順次時間的に駆動されるように,前記2つ以上の制御可能バ スバッファの直列接続されたストリングにおいて各制御可能バスバッフ ァを順次有効化することであって,前記制御可能ローカル出力バッファが10 有効化中のときに少なくとも関連するノードが有効化中であるように,前 記制御可能ローカル出力バッファのそれぞれを,前記制御可能バスバッフ ァの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化 することと, を含む方法。 15 3 本件審決の理由の要旨等 ? 本件審決の理由の要旨は,補正発明は,本願の優先日前に頒布された刊行 物である特開平10-282939号公報(甲1。 「引用文献」 以下 という。) に記載された発明であり,仮にそうでないとしても,引用文献に記載された 発明(以下「引用発明」という。)に基づいて当業者が容易に発明することが20 できたものであり,特許法29条1項3号に該当し,又は同条2項の規定に より,特許出願の際独立して特許を受けることができないものであるから, 本件補正は,同法17条の2第6項において準用する同法126条7項の規 定に違反するので,同法159条1項の規定において読み替えて準用する同 法53条1項の規定により却下すべきものであり,また,引用発明は,本願25 発明の構成も全て含むものであり,本願発明は,同法29条1項3号に該当 し,又は同条2項の規定により,特許を受けることができないから,その余 4 の請求項に係る発明について検討するまでもなく,本願は拒絶すべきもので あるというものである。 ? 本件審決が認定した引用発明は,以下のとおりである。 液晶表示装置の一方のガラス基板の液晶側の面には,X方向に延在し,か 5 つ,Y方向に並設されるm本のコモン電極(走査線)が形成され,他方のガ ラス基板の液晶側の面には,Y方向に延在し,かつ,X方向に並設されるn 本のセグメント電極(データ線)が形成され,複数のセグメント電極と複数 のコモン電極との交差部が画素領域を構成しており,各セグメントドライバ 及び各コモンドライバが複数のセグメント電極および前記複数のコモン電極10 にそれぞれデータ信号線駆動電圧及び走査線信号駆動電圧を印加して,画素 を駆動する方法であって(【0004】ないし【0006】,【0010】, 【0033】), 各セグメントドライバは,出力タイミング制御用ラインクロックCL1, 4ビットの表示データDATA,表示データラッチ用クロックCL2,交流15 化信号M,キャリー信号EIO1,EIO2が入力されるランダムロジック 回路310を有しており(【0035】,【0038】), 各セグメントドライバは,データ信号線の数が40出力数分ごとにブロッ ク分割され,各ブロック(ICBLK1〜6)は,シフトレジスタ301, ビットラッチ回路302,ラインラッチ回路303,出力回路304を備え,20 そのブロックごとにブロック内の回路を停止状態とするスタンバイ回路30 5(1)〜(6)を有しており,(【0029】,【0036】) セグメントドライバ内部のデータバスはブロックごとに分割され,ブロッ ク内データバスSSSDは,上記スタンバイ回路305と上記ビットラッチ 回路302を接続し,内部データバスSSDは,上記スタンバイ回路30525 とスタンバイ回路306を接続するものであり(【0036】,【図1】), ICBLK4〜6にそれぞれ対応するスタンバイ回路306(4)〜306 5 (6)は,内部データバスSSD(4)とSSD(5)を介してこの順に直 列に接続され,スタンバイ回路306(4)からの出力を受ける内部データ バスSSD(4)は,分岐してスタンバイ回路305(4)及びスタンバイ 回路306(5)に接続され,スタンバイ回路306(5)からの出力を受 5 ける内部データバスSSD(5)は,分岐してスタンバイ回路305(5) 及びスタンバイ回路306(6)に接続され(【図1】), 上記出力回路304は,ラインラッチ回路303から入力された表示用デ ータの電圧レベルを液晶駆動用の高電圧レベルに変換し,また電源回路10 2から供給される3レベルのデータ信号線駆動電圧を選択するため,この高10 電圧レベルに変換したデータと,交流化信号Mとから,交流化演算を行い, 電源回路102から供給される3レベルのデータ信号線駆動電圧の中の1つ を各セグメント電極(データ信号線)に出力するものであり 【0020】 , ( ) スタンバイ回路306(4)には,上記ランダムロジック回路310のス タンバイ回路307から内部データバスSDを介して特定の画素列を駆動す15 るためのデータ信号線駆動電圧を生成するための表示データDATAが入力 され 【0004】 ( ないし【0006】 【0038】 【図1】 前記 , , , (ア) , ) ICBLK4が出力Y121〜160の表示データDATAをラッチする と,信号SET_N(キャリー信号)がスタンバイ回路306(5)に入力 され(【0047】,【0063】,【図12】),スタンバイ回路30620 (5)がスタンバイ状態から動作状態となり,内部データバスSSD(5) がスタンバイ状態から動作状態となる(【0046】,【0047】,【図 2】,【図12】)と共に,信号SET_Nがスタンバイ回路305(5) に入力されてスタンバイ回路305(5)がスタンバイ状態から動作状態と なり,ブロック内データバスSSSD(5)がスタンバイ状態から動作状態25 となり(【0048】,【0056】,【0057】,【0063】,【図 2】,【図10】), 6 ICBLK5が出力Y161〜200の表示データDATAをラッチする と,信号SET_N(キャリー信号)がスタンバイ回路306(6)に入力 され(【0047】,【0048】,【0063】,【図12】),スタン バイ回路306(6)がスタンバイ状態から動作状態となり,内部データバ 5 スSSD(6)がスタンバイ状態から動作状態となる(【0046】,【0 047】 【図12】 と共に, , ) 信号SET_Nがスタンバイ回路305(6) に入力されてスタンバイ回路305(6)がスタンバイ状態から動作状態と なり,ブロック内データバスSSSD(6)がスタンバイ状態から動作状態 となり(【0048】,【0056】,【0057】,【図2】,【図10】),10 各ブロック内データバスSSSD(4)ないしSSSD(6)が信号SE T_N(キャリー信号)の入力を契機として動作状態(Highレベル)と なっているときには,必ず対応する各内部データバスSSD(4)ないしS SD(6)も信号SET_N(キャリー信号)の入力を受けて動作状態(H ighレベル)となっており(【0046】ないし【0048】,【図2】,15 前記(ウ)),各ブロック内データバスSSSD(4)ないしSSSD(6) は,各内部データバスSSD(4)ないしSSD(6)の動作開始(Hig hレベルの立ち上がり)の順番に順次動作開始しており,かつ,各ブロック 内データバスSSSD(4)ないしSSSD(6)と各内部データバスSS D(4)ないしSSD(6)の動作開始のタイミングは一致している(【020 039】,【図2】,前記(イ)), 前記液晶表示装置の前記画素を駆動する方法 (判決注・「前記(ア)」は引用文献の【0004】ないし【0006】, 【0038】及び【図1】の記載から,「前記(イ)」は【図2】のタイミ ング図からそれぞれ,本件審決において認定された事項である。なお,「前25 記(ウ)」とあるのは「前記(イ)」の誤記と認められる。) |
|
|
当事者の主張
7 1 取消事由1(独立特許要件の判断の誤り) ? 原告の主張 ア 引用発明は,「有効化コントローラ」の構成を有さないこと 補正発明においては,「有効化コントローラ」が,「特定の画素列用で 5 ある列データ信号が制御可能バスバッファから他の制御可能バスバッフ ァに順次与えられ,各ノードが順次時間的に駆動されるように,前記2つ 以上の制御可能バスバッファの直列接続されたストリングにおいて各制 御可能バスバッファを順次有効化することであって,前記制御可能ローカ ル出力バッファが有効化中のときに少なくとも関連するノードが有効化10 中であるように,前記制御可能ローカル出力バッファのそれぞれを,前記 制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と 同期して順次有効化すること」 (以下「バッファ有効化プロセス」という。) の主体となるものである。 「有効化コントローラ」が主体とならないものは,補正発明における「バ15 ッファ有効化プロセス」に当たらないところ,引用発明は「有効化コント ローラ」の構成を有さないから,引用文献には「バッファ有効化プロセス」 について開示も示唆もないというべきである。 そうすると,引用発明に基づき補正発明の新規性を否定した本件審決の 判断は誤りである。 20 イ 補正の機会が不十分であること 審査官は,拒絶査定において,本願の特許請求の範囲の請求項9(甲4。 別紙3参照)に関し,引用発明における「スタンバイ回路305およびス タンバイ回路306を順次有効化する」との動作の主体がスタンバイ回路 305及びスタンバイ回路306であると考えるのが妥当であるとの内25 容を暗黙的に示していた。仮に審査官が拒絶査定において「スタンバイ回 路305およびスタンバイ回路306を順次有効化する」との動作の主体 8 が各「ブロックICBLK」であることを明示的に示していれば,原告に おいて,各ブロックICBLKに相当する構成とは異なるコントローラを 記載した補正案を提示したであろうことは明白である。 よって,請求項9の「有効化コントローラ」に相当する構成がどのよう 5 なものであるかを明確にせずに拒絶したことによって,請求項1に対する 適切な補正の機会が失われたことは明らかである。 ウ 小括 補正発明は新規性及び進歩性を有し,独立特許要件を満たすから,審決 の判断は誤りである。 10 ? 被告の主張 ア 引用発明に「バッファ有効化プロセス」が開示されていること 補正発明は方法の発明であり,「バッファ有効化プロセス」における「順 次有効化する」という行為の主体が何であるかについては,本件補正後の 請求項1に何ら特定されていない。したがって,引用発明が「バッファ有15 効化プロセス」という行為の主体となる「有効化コントローラ」の構成を 有さないから,補正発明が新規性・進歩性を有するという原告の主張は, そもそも本件補正後の請求項1の記載に基づかない主張であって,失当で ある。 また,仮に,本件補正後の請求項1において,「バッファ有効化プロセ20 ス」という行為の主体が「有効化コントローラ」であることが特定されて いたとしても,引用発明における各「ブロックICBLK」が「有効化コ ントローラ」に相当するものであり,本件補正後の請求項1に係る発明が 新規性及び進歩性を有さないことに変わりはなく,本件審決の判断に誤り はない。 25 イ 小括 よって,補正発明が独立特許要件を満たさないとした本件審決の判断に 9 誤りはない。 2 取消事由2(審理不尽) ? 原告の主張 本件では,請求項1ないし18に係る全ての発明について拒絶査定がされ 5 た。これに対して,本件審決は,請求項1の発明だけを原告の意思とは無関 係に一方的に選択して審理し,請求項2ないし18の発明について拒絶査定 の当否について何ら審理することなく,原告の審判請求を成り立たないとし た。 特許法の目的とする発明保護の観点からすれば,拒絶査定の対象となった10 個々の発明について,拒絶査定の違法性の有無について審理が行なわれるべ きであり,たとえ,請求項1の発明に対する拒絶査定は維持されるべき場合 であっても,請求項9の発明に対する拒絶査定が取り消されるべき場合には, それを取り消し,出願人が請求項9に係る発明について特許が取得できるよ うに補正等の機会を与えるべきである。 15 請求項1のみを審理し,他の請求項の存在を無視したことは,審理不尽で ある。 ? 被告の主張 最高裁判決(最高裁平成19年(行ヒ)第318号同20年7月10日第 一小法廷判決・民集62巻7号1905頁)が説示するように,特許法は,20 1つの特許出願に対し,1つの行政処分としての特許査定又は特許審決がさ れ,これに基づいて1つの特許が付与され,1つの特許権が発生するという 基本構造を前提としており,請求項ごとに個別に特許が付与されるものでは ない。このような構造に基づき,複数の請求項に係る特許出願であっても, 特許出願の分割をしない限り,当該特許出願の全体を一体不可分のものとし25 て特許査定又は拒絶査定をするほかなく,一部の請求項に係る特許出願につ いて特許査定をし,他の請求項に係る特許出願について拒絶査定をするとい 10 うような可分的な取扱いは予定されていない。一方で,特許法は,複数の請 求項に係る特許又は特許権の一体不可分の取扱いを貫徹することが不適当と 考えられる一定の場合には,特に明文の規定をもって,請求項ごとに可分的 な取扱いを認める旨の例外規定を置いている。 5 ここで,特許請求の範囲,明細書又は図面の補正についての特許法の規定 をみると,同法には,一つの手続補正書によりされた補正については,補正 事項ごと又は請求項ごとの補正としてその可否を審理・判断することの明文 の規定はない。したがって,一つの手続補正書によりされた,特許請求の範 囲,明細書又は図面についての補正については,補正事項ごと又は請求項ご10 とにそれを却下するか否かを審理・判断するのではなく,一つの手続補正書 によりされた補正は一体として扱い,一部に補正要件違反がある場合にその 補正を全体として却下することは,正当な法解釈に従った実務である。 |
|
|
当裁判所の判断
1 明細書の記載事項について15 ? 審判時における本願に係る明細書及び図面(ただし,本件補正後のもの。 以下,これらを併せて「本願明細書等」という。)には,別紙1のとおりの 記載がある。 ? 前記?の記載事項によれば,本願明細書等には,次のような開示があるこ とが認められる。 20 ア 表示スクリーンを含むモバイルコンピューティングデバイスは可動性向 上のために物理的大きさが制限されるため,高解像度の大型ディスプレイ の視覚体験は,容易に再現できないという問題があった。 消費者は,ハンズフリーの高品質で携帯可能なカラーディスプレイの解 決策(ソリューション)を求めているところ,そのようなディスプレイの25 ソリューションには実用サイズおよび重量の制限があるため,結果的に, 利用可能な電力リソース(例えばバッテリーサイズ)が制限されてしまう 11 が,ディスプレイの電力消費を少なくすれば,関連づけられた電力リソー スの1回の充電でディスプレイが動作できる時間が増加する 【0003】 ( , 【0004】)。 イ そこで,「本発明」は,マイクロディスプレイによって使用される電力 5 を低減するため,バッファのグループを選択的に有効化して,それに付随 または関連するローカル出力バスを選択的に駆動することとし,バスバッ ファ404を被制御バスバッファ504に置き換えて,被制御バッファを 必要なときだけ有効化することにより,ドライバ404のキャパシタンス を低減し,電力を低減した(【0034】,【0036】,【0037】)。 10 ウ 「本発明」は,バッファ504の出力ノードの全てが常にアクティブで はないようにバッファ504を順次アクティベートすることにより,(時 間平均で)バッファ504の電力要求を40パーセント以上低減し得る (【0043】)。 2 引用発明について15 ? 引用文献の記載事項について 引用文献(甲1)には,別紙2のような記載がある。 ? 前記?によれば,引用文献には,本件審決が認定したとおりの引用発明を 認定することができる。 3 取消事由1(独立特許要件の判断の誤り)について20 ? 補正発明と引用発明の対比 ア 引用発明のn本のセグメント電極は,補正発明の「列電極」に相当し, 引用発明のm本のコモン電極は,補正発明の「行電極」に相当し,上記n 本のセグメント電極とm本のコモン電極との交差部が構成する画素領域 は「画素アレイ」といえる。また,引用発明におけるセグメント電極に印25 加するデータ信号線駆動電圧は,「特定の画素列用である列データ信号」 に相当する。 12 そうすると,引用発明は,補正発明の「画素アレイに使用するための列 データ信号であって,それぞれ特定の画素列用である列データ信号を生成 する方法であって,」に相当する構成を有するといえる。 イ 引用発明の「スタンバイ回路306(4)」ないし「スタンバイ回路3 5 06(6)」のそれぞれは,補正発明の「制御可能バスバッファ」に相当 する。 引用発明の「スタンバイ回路306(4)」ないし「スタンバイ回路3 06(6)」を内部データバスSSD(4),SSD(5)を介して接続 することは,補正発明の「2つ以上の制御可能バスバッファを直列に接続10 して前記2つ以上の制御可能バスバッファの直列接続されたストリング を形成する」ことに相当する。 引用発明の「スタンバイ回路305(4)」及び「スタンバイ回路30 5(5)」は,それぞれ補正発明の「制御可能ローカル出力バッファ」に 相当する。 15 引用発明において,スタンバイ回路306(4)からの出力を受け,分 岐してスタンバイ回路305(4)及びスタンバイ回路306(5)に接 続される内部データバスSSD(4),及び,スタンバイ回路306(5) からの出力を受け,分岐してスタンバイ回路305(5)及びスタンバイ 回路306(6)に接続される内部データバスSSD(5)の分岐する箇20 所は,それぞれ補正発明の「ノード」に相当する。 そして,引用発明において,スタンバイ回路306(4)の出力は分岐 する箇所を含む内部データバスSSD(4)を駆動し,スタンバイ回路3 05(4)の入力に接続され,同様に,スタンバイ回路306(5)の出 力は分岐する箇所を含む内部データバスSSD(5)を駆動し,スタンバ25 イ回路305(5)の入力に接続されるといえる。 そうすると,引用発明は,補正発明の「2つ以上の制御可能バスバッフ 13 ァを直列に接続して前記2つ以上の制御可能バスバッファの直列接続さ れたストリングを形成することであって,前記2つ以上の制御可能バスバ ッファのそれぞれの出力は付随ノードを駆動するものであり,各ノードは 関連する制御可能ローカル出力バッファの入力に電気的に結合されるよ 5 うに,形成すること」に相当する構成を有するといえる。 ウ 引用発明において,「表示データDATA」は,補正発明の「列データ 信号」に相当するところ,まず,各セグメントドライバのランダムロジッ ク回路310のスタンバイ回路307に入力され,内部データバスSDを 介してスタンバイ回路306(4)に入力され,内部データバスSSD(4)10 を介してスタンバイ回路306(5)に入力され,内部データバスSSD (5)を介してスタンバイ回路306(6)に入力され,更に,内部デー タバスSSD(4)及びSSD(5)の分岐からそれぞれスタンバイ回路 305(4)及び305(5)並びに内部データバスSSSD(4)及び SSSD(5)を介してブロックICBLK4及びICBLK5のビット15 ラッチ回路302を介してラインラッチ303にラッチされ,出力回路3 04によって最終的にセグメント電極に印加する出力Y121〜160, Y161〜200を生成するものである。 そうすると,引用発明は,補正発明の「前記2つ以上の制御可能バスバ ッファの直列接続されたストリングの入力に前記列データ信号を提供す20 ることであって,前記制御可能バスバッファの1つが前記列データ信号を 受信して,その出力が他の制御可能バスバッファに与えられて,順次この ように続いていくものである,こと」との構成を有するといえる。 エ 引用文献の【図2】には,内部データバスSSD(4)及びSSD(5) が表示データラッチ用クロックCL2の30及び40と示されるタイミ25 ングの後で順次時間的に動作状態となることが示されているところ,分岐 する箇所(ノード)を含む内部データバスSSD(4)及びSSD(5) 14 は,それぞれスタンバイ回路306(4)及び306(5)により駆動さ れるから,スタンバイ回路306(4)及び306(5)は上記のタイミ ングで順次有効化されているといえる。 また,引用文献の【図2】には,内部データバスSSD(4)が動作状 5 態となるタイミング(スタンバイ回路306(4)が動作状態されるタイ ミング)と同期して内部データバスSSSD(4)が動作状態となり,内 部データバスSSD(5)が動作状態となるタイミング(スタンバイ回路 306(5)が動作状態されるタイミング)と同期して内部データバスS SSD(5)が動作状態となることが示されている。そして,上記のタイ10 ミングで内部データバスSSSD(4)及びSSSD(5)が動作状態と なることは,それぞれスタンバイ回路305(4)及び305(5)が順 次有効化されることである。 そうすると,引用発明は,補正発明の「各ノードが順次時間的に駆動さ れるように,前記2つ以上の制御可能バスバッファの直列接続されたスト15 リングにおいて各制御可能バスバッファを順次有効化することであって, 前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連 するノードが有効化中であるように,前記制御可能ローカル出力バッファ のそれぞれを,前記制御可能バスバッファの前記順次有効化の順番でかつ この順次有効化と同期して順次有効化すること」との構成を有するといえ20 る。 オ 以上によれば,引用発明は,補正発明の発明特定事項を全て含むので, 補正発明は引用文献に記載された発明である。 ? 原告の主張について ア 原告は,前記第3の1?アのとおり,「有効化コントローラ」が主体と25 ならないものは,補正発明における「バッファ有効化プロセス」に当たら ないところ,引用発明は,「有効化コントローラ」の構成を有さないから, 15 引用文献には「バッファ有効化プロセス」について開示も示唆もない旨主 張する。 しかし,補正発明(請求項1)において,「有効化コントローラ」につ いては記載されていないのであるから,引用発明が原告主張の「有効化コ 5 ントローラ」を含まないからといって,補正発明が「バッファ有効化プロ セス」の構成を有する点で引用発明と相違し,新規性を有するということ にはなり得ない。本件補正後の請求項9の記載は,別紙3の2のとおりで あり(甲7),確かに同項には「有効化コントローラ」に関する記載があ るものの,上記のとおり請求項1に記載がない以上は,結論を左右しない。 10 引用発明が,「各ノードが順次時間的に駆動されるように,前記2つ以 上の制御可能バスバッファの直列接続されたストリングにおいて各制御 可能バスバッファを順次有効化することであって,前記制御可能ローカル 出力バッファが有効化中のときに少なくとも関連するノードが有効化中 であるように,前記制御可能ローカル出力バッファのそれぞれを,前記制15 御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同 期して順次有効化すること」との補正発明の構成を有することは前記?エ のとおりである(なお,原告主張の「バッファ有効化プロセス」の中で, 「特定の画素列用である列データ信号が制御可能バスバッファから他の 制御可能バスバッファに順次与えられ,」という記載は,同趣旨の「特定20 の画素列用である列データ信号を受信して,その出力が他の制御可能バス バッファに与えられて,順次このように続いていくものであり,」という 記載が請求項9には存在するものの,請求項1には一切存在しない。)。 したがって,原告の主張は採用できない。 イ 原告は,前記第3の1?イのとおり,審査官の拒絶査定における指示が25 不当であり,請求項1に対する適切な補正の機会が失われた旨主張する。 しかし,そもそも拒絶査定(甲5)において「スタンバイ回路305お 16 よびスタンバイ回路306を順次有効化する」との動作の主体がスタンバ イ回路305及びスタンバイ回路306であると考えるのが妥当である との内容が示されているとは認められない。また,原告は,請求項9の「有 効化コントローラ」についてるる主張するが,請求項1に記載のない以上, 5 「有効化コントローラ」に相当する構成がどのようなものであるかを明確 に示さなかったことによって,請求項1に対する関係で適切な補正の機会 が失われたともいえない。したがって,原告の主張は採用できない。 ? 小括 以上のとおりであって,補正発明は新規性を有さず,独立特許要件を満た10 さないとした本件審決の判断に誤りはない。 4 取消事由2(審理不尽)について ? 原告は,前記第3の2?のとおり,本件審決が請求項1のみを審理し,他 の請求項の審理をしていないことは審理不尽であると主張する。 ? しかし,特許法は,一つの特許出願に対し,一つの行政処分としての特許15 査定又は特許審決がされ,これに基づいて一つの特許が付与され,一つの特 許権が発生するという基本構造を前提としており,請求項ごとに個別に特許 が付与されるものではない。このような構造に基づき,複数の請求項に係る 特許出願であっても,特許出願の分割をしない限り,当該特許出願の全体を 一体不可分のものとして特許査定又は拒絶査定をするほかなく,一部の請求20 項に係る特許出願について特許査定をし,他の請求項に係る特許出願につい て拒絶査定をするというような可分的な取扱いは予定されていない。このこ とは,特許法49条,51条の文言のほか,特許出願の分割という制度の存 在自体に照らしても明らかである(最高裁判所平成19年(行ヒ)第318 号同20年7月10日第一小法廷判決・民集62巻7号1905頁参照)。 25 特許法は,複数の請求項に係る特許ないし特許権の一体不可分の取扱いを 貫徹することが不適当と考えられる一定の場合には,明文の規定をもって請 17 求項ごとに可分の取扱いを認める旨の例外規定をおいているが(123条1 項柱書後段,126条3項等),一つの手続補正書によりされた補正につい て,請求項ごとの補正としてその可否を審理・判断することを定める規定は ないから,本件補正を一体として扱い,請求項1に補正要件違反があること 5 を理由に本件補正を全体として却下し,本件審判の請求が成り立たないとし た本件審決に審理の不尽はない。 5 結論 以上によれば,補正発明は,引用文献に記載された発明であり,特許法29 条1項3号の規定により,特許出願の際独立して特許を受けることができない10 とした本件審決の判断に誤りはないから,原告が主張する取消事由は,理由が ない。 したがって,原告の請求は,理由がないからこれを棄却することとして,主 文のとおり判決する。 |
|
| 追加 | |
|
15裁判長裁判官菅野雅之20裁判官本吉弘行2518 裁判官岡山忠広19 (別紙1)20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 (別紙2)37 38 39 40 41 42 43 44 45 46 47 48 (別紙3)1拒絶査定時のもの【請求項9】画素アレイ用の列ドライバであって,2つ以上の制御可能バスバッファを直列に接続して前記2つ以上の制御可能バスバッファの直列接続されたストリングを形成した制御可能バスバッファであって,各制御可能バスバッファは付随ノードを駆動する出力を有する制御可能バスバッファと,2つ以上の制御可能ローカル出力バッファであって,各制御可能ローカル出力バッファは,前記付随ノードの1つに電気的に結合された入力を有し,かつ前記画素アレイの1つ以上の列を駆動する出力を有する制御可能ローカル出力バッファと,前記2つ以上の制御可能バスバッファの直列接続されたストリングの1つ以上のバス有効化入力を駆動し,かつ前記2つ以上の制御可能ローカル出力バッファの1つ以上のローカル出力有効化入力を駆動する,有効化コントローラと,を備え,前記有効化コントローラは,各ノードがバスシーケンスに従って駆動されるように,前記2つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化するものであり,前記有効化コントローラは,さらに,前記制御可能バスバッファが有効化中のときに少なくとも関連するノードが有効化中であるように,前記制御可能ローカル出力バッファのそれぞれを,前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化する,列ドライバ。 2本件補正後のもの49 【請求項9】画素アレイ用の列ドライバであって,2つ以上の制御可能バスバッファを直列に接続して前記2つ以上の制御可能バスバッファの直列接続されたストリングを形成した制御可能バスバッファであって,当該制御可能バスバッファの1つが特定の画素列用である列データ信号を受信して,その出力が他の制御可能バスバッファに与えられて,順次このように続いていくものであり,各制御可能バスバッファは付随ノードを駆動する出力を有する制御可能バスバッファと,2つ以上の制御可能ローカル出力バッファであって,各制御可能ローカル出力バッファは,前記付随ノードの1つに電気的に結合された入力を有し,かつ前記画素アレイの1つの列を駆動する出力を有する制御可能ローカル出力バッファと,前記2つ以上の制御可能バスバッファの直列接続されたストリングの1つ以上のバス有効化入力を駆動し,かつ前記2つ以上の制御可能ローカル出力バッファの1つ以上のローカル出力有効化入力を駆動する,有効化コントローラと,を備え,前記有効化コントローラは,各ノードがバスシーケンスに従って駆動されるように,前記2つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化するものであり,前記有効化コントローラは,さらに,前記制御可能バスバッファが有効化中のときに少なくとも関連するノードが有効化中であるように,前記制御可能ローカル出力バッファのそれぞれを,前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化する,列ドライバ。 50 |