ポートフォリオ機能| 関連審決 | 不服2001-7337 |
|---|
| 関連ワード | アクセス / 進歩性(29条2項) / 一致点の認定 / 上位概念 / 技術常識 / 技術的意義 / 置き換え / 容易に想到(容易想到性) / 実施 / 拒絶査定 / 請求の範囲 / 変更 / |
|---|
| 元本PDF |
裁判所収録の全文PDFを見る
 |
|---|
| 事件 |
平成
13年
(行ケ)
510号
審決取消請求事件
|
|---|---|
|
原告 沖電気工業株式会社 訴訟代理人弁理士 大西健治，鈴木弘一 被告 特許庁長官今井康夫 指定代理人 山本穂積，小林信雄，高橋泰史，大橋信彦 |
|
| 裁判所 | 東京高等裁判所 |
| 判決言渡日 | 2004/05/31 |
| 権利種別 | 特許権 |
| 訴訟類型 | 行政訴訟 |
| 主文 |
原告の請求を棄却する。 訴訟費用は原告の負担とする。 |
| 事実及び理由 | |
|---|---|
|
原告の求めた裁判
「特許庁が不服2001-7337号事件について平成13年10月1日にした審決を取り消す。」との判決。 |
|
|
事案の概要
本件は,原告が,後記本願発明の特許出願をしたところ,拒絶査定を受け,これを不服として審判請求をしたところ,審判請求は成り立たないとの審決がされたため,同審決の取消しを求めた事案である。 1 特許庁における手続の経緯 (1) 本件出願 出願人:沖電気工業株式会社(原告) 発明の名称:「半導体記憶装置のデータ書込みおよび消去方法」 出願番号:特願平2-242728号 出願日:平成2年9月14日 手続補正日:平成12年12月18日 拒絶査定日:平成13年4月3日 (2) 本件審判請求 審判請求日:平成13年5月7日(不服2001-7337号) 審決日:平成13年10月1日 審決の結論:「本件審判の請求は,成り立たない。」 審決謄本送達日:平成13年10月16日(原告に対し) 2 本願発明の要旨(平成12年12月18日付け手続補正書に記載された特許請求の範囲請求項1に記載のもの。請求項は1〜11まであるが,請求項2以下の記載は省略する。) 「第1の電源電圧と該第1の電源電圧より低い第2の電源電圧が与えられ,フローティングゲートと該フローティングゲートの上方に配置されたコントロールゲートとを有するトランジスタから構成されたメモリセルを備えた半導体記憶装置のデータ消去方法において,前記コントロールゲートに前記第1の電源電圧より高い電圧を印加し,前記トランジスタのソースあるいはドレインに前記第2の電源電圧より低い電圧を印加することにより,フローティングゲートへ電子を注入して,メモリセルに書き込まれたデータの消去を行うことを特徴とする半導体記憶装置のデータ消去方法。」 3 審決の理由の要旨 (1) 審決は,特開昭62-26697号公報(引用例。甲4-1)に記載の発明(引用発明)の内容を認定した上,本願発明と引用発明とを対比し,両者の一致点を次のとおり認定した。 「引用発明の『+5Vの電源電圧』及び『接地電圧』は,本願発明の『第1の電圧』及び『第2の電圧』にそれぞれ相当し,また,引用例に記載されている『比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜』も,本願発明の『フローティングゲート』も共に,電子を蓄積する機能を有するので『電荷蓄積部』という上位の概念で表現でき,また,上記引用例に記載されている『データの書き込み』も,本願発明の『データの消去』も共に,『プログラミング』という上位の概念で表現することができるので,両者の発明は共に,『第1の電源電圧と該第1の電源電圧より低い第2の電源電圧が与えられ,電荷蓄積部と該電荷蓄積部の上方に配置されたコントロールゲートとを有するトランジスタから構成されたメモリセルを備えた半導体記憶装置のプログラミング方法において,前記コントロールゲートに前記第1の電源電圧と同じ極性の電圧を印加し,前記トランジスタのドレインに前記第2の電源電圧より低い電圧を印加することにより,電荷蓄積部に電子を注入して,メモリセルのプログラミングを行うことを特徴とする半導体記憶装置のプログラミング方法。』である点で一致する。」 (2) 審決は,本願発明と引用発明との相違点を次のとおり認定した。 「<相違点1>本願発明では,電荷蓄積部がフローティングゲートであるのに対して,引用発明では,電荷蓄積部が比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜である点。<相違点2>本願発明では,コントロールゲートに印加する電圧が第1の電圧よりも高い電圧であるのに対して,引用発明ではコントロールゲートに印加する電圧が第1の電圧と同じ値の電圧である点。<相違点3>本願発明では,プログラミングがデータの消去であるのに対して,引用発明では,プログラミングがデータの書き込みである点。」 (3) 審決は,相違点につき,次のとおり判断した。 「相違点1について検討すると,フローティングゲートを電荷蓄積部とすることは例えば,特開昭63-188896号公報あるいは特開平1-105397号公報あるいは特開平1-289282号公報にも示されるように従来周知の技術事項であって,比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜に電子を注入するための電圧の供給手法はそのままフローティングゲートに電子を注入するための電圧の供給手法に適用することができるものであるから,上記引用例に記載されている比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜に代えてフローティングゲートを採用して本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。 相違点2について検討すると,電荷蓄積部に電子を蓄積させるためには,コントロールゲートにトンネル現象を生じさせるのに十分な値の電圧が供給されれば良く,本願発明のように第1の電源電圧よりも大きい電圧とするか引用発明のように第1の電源電圧と同じ値とするかは他の電極であるドレインに供給される電圧値(逆極性)などの関係で決まるものであり,本願発明のようにコントロールゲートに供給される電圧を第1の電源電圧よりも高い値とすることに格別の技術的な意味があるとは認められず,上記相違点2を格別なものとすることはできない。 相違点3について検討すると,従来から不揮発性メモリの分野では,電荷蓄積部に電子を注入した状態を消去状態と表現したり,あるいは書き込み状態と表現したりすることが慣用的に行われており,引用発明のデータの書き込み方法をデータの消去方法に代えて本願発明のように構成することは,当業者が容易に想到し得る程度のものと認められる。」 (4) 審決は,次のとおり結論付けた。 「本願発明は,引用発明及び従来周知の技術事項に基づいて当業者が容易に想到し得たものと認められるので,特許法29条2項の規定に該当し,特許を受けることができない。」 |
|
|
原告の主張(審決取消事由)の要点
1 取消事由1(一致点の認定の誤り及び相違点の看過) (1) 審決の一致点の認定は,正確性に欠け,誤ったものである。審決は,上位概念で表現し,本願発明の請求項に記載の文言をより広義な文言に置き換えていることに基本的な誤りがある。 (a) 審決は,引用例の「+5Vの電源電圧」及び「接地電圧」は,本願発明の「第1の電圧」及び「第2の電圧」にそれぞれ相当するとしている。 しかし,請求項1の本願発明には電源電圧として,「第1の電源電圧」と「第2の電源電圧」は記載されているものの,いかような種類の電圧も含まれるような「第1の電圧」や「第2の電圧」とした記載はない。引用例の「+5Vの電源電圧」及び「接地電圧」が本願発明における「第1の電源電圧」及び「第2の電源電圧」に真に対応するものであるか否かの検討がなされていない。 (b) 審決は,引用例の「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」と本願発明の「フローティングゲート」も,電子を蓄積する機能を有するので「電荷蓄積部」という上位の概念で表現できるとしている。 しかし,本願発明の明細書(甲2)には,「フローティングゲート下全面にトンネル酸化膜を形成したNチャンネルFLOTOXトランジスタ」との記載(31頁)があり,トンネル酸化膜なるゲート絶縁膜は,フローティングゲートとは別にあることは明白である。一方,引用例は,ゲート絶縁膜そのものが2層構造とされているものである。 (c) 審決は,引用例に記載されている「データの書き込み」も,本願発明の「データの消去」も共に,「プログラミング」という上位の概念で表現することができるとしている。 しかし,本願発明では,「データの消去」(請求項1)と「データの書き込み」(請求項2)を別々の請求項で記載し,分けている。それにもかかわらず,引用例の「データの書き込み」と本願発明の「データの消去」を対比し,上位概念で表現する理由はない。審決は,請求項1記載の本願発明を文言どおりに正しく対比していない証しである。電子の放出か注入かの違いは明らかな相違点として認めるべきである。 さらに,プログラミングとは,複数のデータの書き込みと消去の両方を用いて行われるものと解されるべきである。書き込み又は消去の一方に対してのみプログラミングとして上記概念で表現されるものではない。 (2) 審決は,上記のように一致点の認定を誤った結果,審決が認定した相違点1ないし3以外にも次のような相違点があることを看過した。 (a) 相違点4:本願発明は,フローティングゲートを有するものであるのに対し,引用発明は,比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜を用いるものを開示しているにすぎず,フローティングゲートを用いることは開示していない。 (b) 相違点5:本願発明は,データの消去に電子の注入を用いているのに対し,引用発明は,データの消去に電子の放出を用いている。 (c) 相違点6:本願発明は,消去時にはメモリセルを構成するトランジスタのコントロールゲートに第1の電源電圧より高い電圧を印加するのに対して,引用発明は,消去時にはMNOSトランジスタのゲートには負電圧を印加している。 (d) 相違点7:本願発明は,消去時にはメモリセルを構成するトランジスタのソースあるいはドレインに第2の電源電圧より低い電圧を印加するのに対して,引用発明は,消去時にはMNOSトランジスタのドレインあるいはドレインに+5Vを印加している。 2 取消事由2(相違点1についての判断の誤り) (1) 引用例(甲4-1)や審決の挙げる先行文献(特開昭63-188896号公報,特開平1-105397号公報,特開平1-289282号公報。甲4-2・4・5)には,比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜に代えてフローティングゲートを採用できること,逆に,フローティングゲートに代えて上記2層構造のゲート絶縁膜を採用できることについての記載や示唆は全くない。引用例には,発明がMNOSトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く利用できるとの記載があるが(8頁左下欄15〜18行),根拠は何ら示されておらず,理解し得ない。この記載をもってしても,上記のように採用できることを当業者であっても理解できるものではない。 すなわち,審決は,引用発明につき,書き込みが行われるMNOSのゲートとチャンネル(ドレイン)との間には約10Vもの高電圧が印加されるため,トンネル現象によってキャリアの注入がされると認定している。一方,本願発明では,トンネル現象によってフローティングゲートにキャリアを注入するのに,ゲートとソースあるいはドレイン間で,引用例の倍もある約20V程度の電圧がかかるように電圧を印加するものを用いて説明している。このような電圧が異なる引用例から,直ちに,比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜に電子を注入するための電圧の供給手法が,そのままフローティングゲートに電子を注入するための電圧の供給方法に適用できるとは,当業者といえども容易に理解できない。 引用例に対してフローティングゲートが適用できるという審決の判断には誤りがある。 (2) また,引用発明では「2層構造のゲート絶縁膜」そのものではなく,「2層構造のゲート絶縁膜」の界面のトラップ準位に電荷を蓄積するものであり,本願発明のように「フローティングゲート」そのものに電荷を蓄積するものとは構造として全く異なる。そして,電荷を蓄積する部位の相違から,本願発明と引用発明とでは,電荷を蓄積する方式での相違,すなわち電圧を印加する仕方の相違による電子の注入や放出における相違をも生じ得ると考える方が自然である。審決は,このような相違については全く検討していない。 (3) 「2層構造のゲート絶縁膜」とは構造が異なる「フローティングゲート」を適用することを仮定してみても,このような構造の違いがあることからコントロールゲートやソースあるいはドレインに印加する電圧をどのように設定すべきかを改めて考慮し,「フローティングゲート」を用いた場合のコントロールゲートやソースあるいはドレインへ印加すべき最適な電圧を見いだすことが必要となるのは明らかである。このような創意工夫の過程を何ら考慮もせず,引用例の「2層構造のゲート絶縁膜」に代えて本願発明の「フローティングゲート」を採用できるとした審決の判断には誤りがある。 3 取消事由3(相違点2についての判断の誤り) (1) ゲートとソースあるいはドレイン間に20V程度の電圧が必要であるとした場合に,コントロールゲートに電源電圧と同程度の電圧,例えば5Vの電圧を用いるとすれば,一方の電極には-15Vもの電圧を印加する必要が生じ,接地電圧を電源電圧の1つであるとして用いるとなると,20Vもの電圧が必要となり,このような絶対値で15V又は20Vの電圧に耐え得る程度のサイズの高耐圧トランジスタが必要となり,結果としてメモリのサイズ全体が大きくなる。さらに,-15Vや20Vの電圧を接地電圧から電圧降下回路で生成するとすれば,接地電圧から-15Vもの降下をしなければならず,20Vの電圧に至っては,電源電圧が5Vであったとしても,これから15Vも昇圧しなければならない。データの消去や書き込みのたびに上記降下あるいは昇圧をするとすれば,上記のような電位差のある電圧を生成しなければならず,消去や書き込みの時間が多大にかかる。 本願発明は,単にコントロールゲートにトンネル現象を生じさせることだけを目的としているものではなく,上記のような技術的課題を考慮し,その結果として,第1の電源電圧より高い電圧をゲートへ,第2の電源電圧より低い電圧をソースあるいはドレインへ印加するといったことを不可分一体の必須要件としているものであり,コントロールゲートに供給される電圧が第1の電源電圧より高い値とすることは十分な技術的意味をもっている。さらに,本願発明では,第1の電源電圧より高い電圧と第2の電源電圧より低い電圧との両方をともに用いていることに意味がある。 よって,審決が,第1の電源電圧より高い値とすることは格別の技術的な意味がないと判断したこと,及び第1の電源電圧より高い電圧と第2の電源電圧より低い電圧との両方を用いてはじめて本願発明の意義があるにもかかわらず,この点については全く触れていないことは,誤りである。 (2) 通常,半導体記憶装置においては,半導体記憶装置を構成する上で寄生容量が形成されてしまう。この寄生容量が,動作上において充電や放電を生ずることから,半導体記憶装置の動作の高速化に対して影響を及ぼしている。メモリセルに対してデータの消去や書き込みの際,例えば,ゲートに電源電圧のようなレベルの電圧を印加するようにしてしまうと,寄生容量へ電荷が取り込まれたり(充電),寄生容量から電荷が放出されたり(放電)することにより,本来ゲートに与えるべき電圧が安定して印加された状態となるまでに時間がかかることとなる。寄生容量に対する同様な問題は,ソースあるいはドレインに印加する電圧が電源電圧レベルであった場合にも,メモリセルを形成するためのウェルの間に生ずる寄生容量,ウェルとソースあるいはドレインとの間に生ずる寄生容量によって引き起こされる。 引用発明では,データの書き込みの際に,ゲートに対して正の電圧として電源電圧を印加するものであるため,上述のような問題が解消されるものではない。これに対して,本願発明では,データの消去の際に,コントロールゲートに第1の電圧より高い電圧を印加し,ソースあるいはドレインに第2の電圧より低い電圧を印加するものとしており,コントロールゲートへ印加する電圧を高いものとしているので,寄生容量への充電や放電をより早く行うことができ,本来与えるべき電圧が安定して印加された状態となるのを引用発明より高速に行うことができる。本願発明のように構成することで,データの消去や書き込みを短時間で行うことができ,半導体記憶装置の動作の高速化を実現することができる。 (3) 引用例においては,コントロールゲートに印加する電圧とドレインに印加する電圧が大きなものとならないようにするために,コントロールゲートに+5Vの電源電圧と同じ値の電圧を印加し,ドレインに-5Vの電圧を印加することを示す記載や示唆はない。むしろ,引用例では+5Vの電源電圧をコントロールゲートに印加することを開示しているにすぎないことからすれば,+5Vの電源電圧をそのままコントロールゲートに印加するものと考える方が自然であり,+6Vや+7Vといった電源電圧とは異なる電圧を生成してこれをコントロールゲートに印加するようにする方が不自然である。そうすると,引用発明において,高電圧をコントロールゲートに印加する電圧とドレインに印加する電圧に分担させるように,コントロールゲートに印加する電圧を+5Vの電源電圧よりも高い値とし,ドレインに印加する電圧を-5Vよりも低い値とするということは,当業者といえども容易になし得るものではない。 (4) 甲4-2,乙2,3(後記被告の主張参照)は,いずれも電源電圧として印加される電圧を消去や書き込みの際に用いることを開示するものであって,電源電圧をそのままコントロールゲートに印加するものと考える方が自然であり,電源電圧とは異なる電圧を生成してこれをコントロールゲートに印加するといったことは,当業者といえども容易に考慮し得ないことである。 被告は,上記各証拠において,コントロールゲートとドレイン間に10Vよりも大きい高電圧を印加するメモリセルは周知であることを理由として,高電圧をコントロールゲートに印加する電圧とドレインに印加する電圧に分担させるように,コントロールゲートに印加する電圧を+5Vの電源電圧よりも高い値とし,ドレインに印加する電圧を-5Vよりも低い値とすることが,当業者が容易になし得たとするが,妥当性がない。 4 取消事由4(相違点3についての判断の誤り) 本願発明のように電子の注入をデータの消去に限ることには技術的に意味がある。つまり,引用例のように電子の放出をデータの消去としてしまうと,例えば,同時に複数のメモリセルに対して消去を行いたい場合には,複数のメモリセルが消去状態となるように,各メモリセルから電子を確実に放出しようとすることから,一定時間(消去対象の全てのメモリセルから電子の放出が確実にされるに十分な時間)だけ電子の放出をするように電圧を与えることになる。しかし,電子の放出が完了するタイミングは各メモリセルごとに異なるので,早々に電子の放出が完了したメモリセルは,他のメモリセルが電子の放出を完了するまで,電子の放出に必要な電圧が印加され続けることになり,このような状態が続くと,フローティングゲート型のトランジスタは過消去を起こしてしまい,過消去が起こると,ゲートの電圧にかかわらず常にソースとドレイン間に電流が流れてしまい,この結果,以降の動作ではメモリセルとして正常に機能できなくなる(このようなことは,書き込まれるデータが種々異なるような書き込み動作時では各メモリセルに対して個別にアクセスすることからほとんど問題にはならない。)。本願発明では,上記課題を考慮し,データの消去をあえて電子の注入によりするようにした。 引用発明は,そもそもフローティングゲートを有さず,電子の注入を書き込みとすることを開示した技術である。電子の注入を書き込みとして用いることのみを開示する引用例に対して,本願発明のフローティングゲートと引用例の2層のゲート絶縁膜とが機能として同様であると仮定しても,構造的な違いから「過消去」という課題が引用例などで生ずる効果になるとは断言できるものではなく,「慣用手段の奏する効果を奏するように適用する」こと自体,当業者といえども容易にできるものではない。 |
|
|
被告の主張の要点
1 取消事由1(一致点の認定の誤り及び相違点の看過)に対して (1) 一致点の認定について (a) 審決に記載した「第1の電圧」及び「第2の電圧」が「第1の電源電圧」及び「第2の電源電圧」の誤記であることは明らかである。 (b) 両発明を対比して判断するに当たり,本願発明の各構成要素と刊行物記載の発明のそれとが,表現が異なる場合,本願発明の構成要素と対応する刊行物記載の発明の構成要素の技術内容を分析して,その分析結果と本願発明の構成要素の技術的意義から導かれる技術内容とから共通する技術内容を抽出し,両者に共通する上位の概念があれば,この上位の概念をこの構成要素に置き換えて表現することにより,一応その構成要素を一致点として認定しておき,その後に,両者の相違する技術内容を相違点として認定することは,両発明を対比して判断する際の手法としてよく行われていることであり,違法ではない。 本願発明の「フローティングゲート」は注入された電子を蓄積する機能を奏し,引用発明の「2層構造のゲート絶縁膜」も注入された電子を蓄積する機能を奏するのであるから,両者は,共に電子を蓄積する機能を奏する点で,「電荷蓄積部」という上位概念で表現することができる。 引用発明の「2層構造のゲート絶縁膜」が本願発明の「ゲート絶縁膜」と同様な機能を奏するとしても,電子を蓄積する機能も奏するのであり,審決は,「2層構造のゲート絶縁膜」が電子を蓄積する機能を奏する点をとらえて,「2層構造のゲート絶縁膜」が「電荷蓄積部」という上位概念で表現することができると認定しているのであり,その認定に誤りはない。 (c) 審決は,本願発明と引用発明とを上位概念で表現してから対比しているのではなく,本願発明と引用発明とを対比する一環として本願発明の「データの消去」と引用発明の「データの書き込み」とを対比して,その結果として,共に「プログラミング」という上位の概念で表現することができるとの認定をしている。そうであるからこそ,審決は,相違点3として「本願発明では,プログラミングがデータの消去であるのに対して,上記引用例に記載されている発明では,プログラミングがデータの書き込みである点。」を認定している。 「プログラミング」という文言は,「複数のデータの書き込みと消去の両方を用いて行われるもの」の意味で用いられることがある。しかし,半導体記憶装置の技術分野において,「プログラミング」という文言は,メモリの記憶データを変更させる動作の意味,すなわち,メモリへの記憶データの書き込みの意味とメモリの記憶データの少なくとも部分的な消去の意味とに用いられることもある。審決は,「プログラミング」を,引用発明の「データの書き込み」の上位概念であり本願発明の「データの消去」の上位概念であるとしているのであるから,「プログラミング」という文言を,記憶データを変更させる動作の意味で記載していることは明らかである。よって,原告の主張は失当であり,審決の認定に誤りはない。 (2) 相違点の看過について 審決は,原告が主張する相違点4を相違点1として認定している。 原告が主張する相違点5〜7は,いずれも本願発明と引用例に記載されたデータの消去方法との相違点であり,本願発明と引用発明との相違点ではない。審決は,引用例に記載されたデータ書き込み方法を引用発明と認定し,本願発明と引用発明とを対比しているのである。 相違点の看過をいう原告の主張は失当である。 2 取消事由2(相違点1についての判断の誤り)に対して (1) 乙2(特開昭55-156370号公報)に記載されているように(1頁右下欄18行〜2頁左上欄16行,2頁右下欄18行〜3頁左上欄6行),電荷蓄積部に電荷が注入されると,そのしきい値電圧が一方の安定な値から他方の安定な値に変化する不揮発性半導体記憶装置のメモリセルとして,電荷蓄積部として2層構造のゲート絶縁膜を用いたもののほかに,電荷蓄積部としてフローティングゲートを用いたものが周知である。そして,電荷蓄積部としてフローティングゲートを用いたものでも,電荷蓄積部として2層構造のゲート絶縁膜を用いたものと同様に,電荷蓄積部に電荷を注入するのに,コントロールゲートとドレイン間に高電圧を印加することは明らかである。 (2) 引用例において,「MNOSのゲートとチャンネル(ドレイン)との間には約10Vもの高電圧が印加される」と記載されているが(5頁右下欄15〜18行),このような高電圧を印加できるのは,コントロールゲートに正の電圧を印加し,ドレインに負の電圧を印加しているからにほかならない。これは,電荷蓄積部として2層構造のゲート絶縁膜を用いたメモリセルの電荷蓄積部への電子の注入に限らず,電荷蓄積部としてフローティングゲートを用いたメモリセルの電荷蓄積部への電子の注入にも共通して適用される電圧の供給方法である(乙2〜5)。審決が判断しているとおり,「2層構造のゲート絶縁膜に電子を注入するための電圧の供給手法はそのままフローティングゲートに電子を注入するための電圧の供給手法に適用することができる」のである。 (3) 以上によれば,引用発明において,電荷蓄積部として2層構造のゲート絶縁膜を用いたメモリセルに代えて電荷蓄積部としてフローティングゲートを用いたメモリセルを採用することは,当業者が容易になし得たことである。 なお,電荷蓄積部としてフローティングゲートを用いたものと,2層構造のゲート絶縁膜を用いたものとで,メモリセルの電荷蓄積部への電子の注入におけるコントロールゲートとドレイン間で必要となる高電圧の値が異なるとしても,引用発明において,電荷蓄積部としてフローティングゲートを用いたメモリセルを採用することを阻害するものではない。 審決の相違点1についての判断に誤りはない。 3 取消事由3(相違点2についての判断の誤り)に対して (1) 引用発明は,コントロールゲートに+5Vの電源電圧と同じ値の電圧を印加しているが,ドレインに-5Vの電圧を印加しているのであり,コントロールゲートとドレイン間の高電圧は10Vである。 前記のとおり,引用発明は,「コントロールゲートに印加する電圧及びドレインに印加する電圧を高電圧としないでコントロールゲートとドレイン間に高電圧を印加するように,コントロールゲートに正の電圧を印加し,ドレインに負の電圧を印加」している。すなわち,コントロールゲートとドレイン間に印加する高電圧を,コントロールゲートに印加する電圧とドレインに印加する電圧に分担させて,コントロールゲートに印加する電圧とドレインに印加する電圧が大きなものとならないようにしている。 したがって,コントロールゲートとドレイン間に20Vの高電圧を印加する必要があるときに,高電圧をコントロールゲートに印加する電圧とドレインに印加する電圧に分担させるように,コントロールゲートに印加する電圧を+5Vの電源電圧よりも高い値とすることは,当業者が容易になし得たことである。 審決は,コントロールゲートに印加する電圧を第1の電源電圧よりも高い値とすることは当業者が容易になし得たことであるという意味で,「本願発明のようにコントロールゲートに供給される電圧を第1の電源電圧よりも高い値とすることに格別の技術的な意味があるとは認められず」と記載しているのであり,誤りはない。 (2) 甲4-2(特開昭63-188896号公報),乙2(特開昭55-156370号公報),乙3(特開昭59-16371号公報)に見られるように,電荷蓄積部としてフローティングゲートを用いたメモリセルであるか2層構造のゲート絶縁膜を用いたメモリセルであるかを問わず,トンネル現象により電荷蓄積部に電子を注入するのに,コントロールゲートとドレイン間に10Vよりも大きい高電圧を印加するメモリセルは周知である。 したがって,コントロールゲートとドレイン間に+5Vの電源電圧の大きさの2倍の10Vよりも大きい高電圧を印加する必要があるときに,高電圧をコントロールゲートに印加する電圧とドレインに印加する電圧に分担させるように,コントロールゲートに印加する電圧を+5Vの電源電圧よりも高い値とし,ドレインに印加する電圧を-5Vの電圧よりも低い値とすることは,当業者が容易になし得たことである。 (3) 原告は,本願発明では,コントロールゲートへ印加する電圧を高いものとしているので,寄生容量への充電や放電をより早く行うことができ,本来与えるべき電圧が安定して印加された状態となるのを引用発明より高速に行うことができる旨主張するが,上記の効果は,本願明細書で説明されていない効果である。また,コントロールゲートへ印加する電圧を高くするということは,本来与えるべき電圧も高いということであり,本来与えるべき電圧が安定して印加された状態になる時間が短縮されるとは考えられない。 4 取消事由4(相違点3についての判断の誤り)に対して 原告は,本願発明について,同時に複数のメモリセルに対してデータの消去を行う消去動作時に過消去を起こさないという効果を主張するが,この効果は,本願明細書で説明されていない。 上記効果は,「電子の注入をデータの消去に限ること」による効果であり,電荷蓄積部に電子を注入した状態をデータが消去された状態として利用する慣用手段においても生じる効果である。 審決は,電荷蓄積部に電子を注入した状態をデータが消去された状態として利用する慣用手段を引用発明に適用して,本願発明のように電荷蓄積部に電子を注入した状態をデータが消去された状態として利用することは,当業者が容易に想到し得たことと判断しているのであり,慣用手段を引用発明に適用すれば,適用された発明が慣用手段の奏する効果を奏することは,当業者が当然に予測できることである。 したがって,本願発明が上記効果を奏するとしても,慣用手段を引用発明に適用することを阻害するものではない。 原告の主張は失当である。 |
|
|
当裁判所の判断
1 取消事由1(一致点の認定の誤り及び相違点の看過)について (1) 審決の一致点の認定について (a) 審決の説示全体に照らして合理的に解釈するならば,原告が認定の誤りであると指摘する審決中の「第1の電圧」及び「第2の電圧」という記載は,それぞれ「第1の電源電圧」及び「第2の電源電圧」の誤記であることが明らかである。 そして,審決も認定するとおり,引用例には,+5Vの電源電圧と電源電圧より低い接地電圧が与えられる発明が記載されている(甲4-1。原告もこの認定を争う趣旨ではない。)。一方,本願発明においては,「第1の電源電圧」と「第2の電源電圧」に関し,「本実施例は,ワード線単位で消去可能な,5V単一電源一括消去型E2PROMを構成した場合の一例である。」(甲2,30頁)と記載され,「第1の電源電圧」に+5Vの電源電圧が含まれ,また「第2の電源電圧」に接地電圧が含まれるものと認められる。そうすると,引用例の「+5Vの電源電圧」及び「接地電圧」は,本願発明の「第1の電源電圧」及び「第2の電源電圧」にそれぞれ相当するといえるのであり,審決に原告主張の誤りがあるとはいえない。 (b) 審決も認定するとおり,引用例には,比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜に電子を注入する発明が記載されている(甲4-1。原告もこの認定自体を争う趣旨ではない。)。そして,この電子は,2層構造のゲート絶縁膜のトラップに確保されることは技術常識であるから(乙3),引用例における「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」は,電子を蓄積する機能を有するといえる。 また, 本願発明においても,フローティングゲートへ電子を注入するものであり,この電子もフローティングゲートに蓄積されることは技術常識(甲4-3,5頁)であるから,本願発明の「フローティングゲート」は,電子を蓄積する機能を有するといえる。 そうすると,審決が,引用例の「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」と本願発明の「フローティングゲート」について,共に電子を蓄積する機能を有することを理由に,「電荷蓄積部」という上位概念で表現できると認定した点に誤りはない。 (c) 原告は,審決が引用例の「データ書き込み」と本願発明の「データの消去」とを対比した点を非難する。しかし,審決は,本願発明の半導体記憶装置のデータ消去方法と引用発明の半導体記憶装置のデータ書き込み方法とをそれぞれ認定した上,両者の対比を行っているのであるから,この対比自体に誤りがあるということはできない。なお,審決は,「データ書き込み」の点と「データの消去」の点は,相違点3として認定した上で検討を行っているのであるから,この点をもって対比に誤りがあると断ずることはできない。 また,原告は,「プログラミングとは,複数のデータの書き込みと消去の両方を用いて行われるものと解されるべきものであり,書き込み又は消去の一方に対してのみプログラミングとして上位概念で表現されるものではない。」と主張する。しかしながら,半導体記憶装置のプログラミング方法は,その主要な過程である消去方法もデータの書き込み方法も包含することは技術常識であるから(乙1),審決が,データの書き込み方法と消去方法とを共にプログラミング方法という上位の概念で表現することができると説示した点に,誤りがあるとはいえない。 原告の主張は,採用することができない。 (2) 相違点の看過について 原告は,一致点の認定の誤りをいう主張を前提として,審決には,相違点4ないし7の看過があると主張するものであるところ,上記(1)に判示したとおり,一致点の認定の誤りをいう原告の主張は,採用し得ないのであるから,相違点の看過をいう主張もまた採用することができない。 なお,前判示のとおり,審決の一致点の認定は,是認し得るのであるから,結局,原告主張の相違点4は,相違点1と変わらないものであり,原告主張の相違点5ないし7は,引用例における消去時の構成と対比することを前提に相違点の看過をいうものであって,失当であるというほかない。 2 取消事由2(相違点1についての判断の誤り)について (1) 取消事由2(1)の主張について検討する。 (1-1) 引用例(甲4-1)を検討すると,以下の記載がある(明白な誤字脱字は訂正した上で引用する。)。 (a)「〔技術分野〕この発明は,半導体記憶装置に関するもので,例えば,電気的に書込及び消去がなされるEEPROM(エレクトリカリ・イレーザブル・プログラマブル・リード・オンリー・メモリ)に利用して有効な技術に関するものである。」(1頁右下欄11〜16行) (b)「〔背景技術〕半導体不揮発性メモリ,例えば比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜を持つ絶縁ゲート電界効果トランジスタ(以下,単にMNOSという)は,その駆動電源が遮断されても記憶内容を保持する。このMNOSは,記憶情報の書込み及び消去を電気的に行うことができる。…MNOSのゲート絶縁膜には,記憶情報の書込み又は消去のために,トンネル現象によりキャリアの注入が生じるような高電界が作用させられる。すなわち書込み動作において,MNOSの基体ゲート(ウェル)とゲート電極間に高電圧が印加される。…ソース領域及びドレイン領域に上記のように0Vの電圧が印加されるとゲート絶縁膜には上記ゲートの高電圧に応じた高電界が作用することになる。その結果,ゲート絶縁膜にはトンネル現象によりチャンネルからキャリアとして電子が注入される。」(1頁右下欄17行〜2頁右上欄7行) (c)「〔実施例〕第1図には,この発明をMNOSを記憶素子とするEEPROM装置に適用した場合の一実施例の回路図が示されている。…この実施例では,約5Vのような電源電圧Vccの他,読み出し,書き込み及び消去動作のために用いられる-5Vのような負の電圧Vｐが用いられる。」(2頁右下欄14行〜3頁左上欄5行) (d)「同図において,メモリアレイM-ARYは,マトリックス配置されたメモリセルとしてのMNOSトランジスタM1〜M4を含んでいる。同一の行に配置されたMNOSトランジスタM1とM2のそれぞれのゲートは,ワード線W1に共通接続される。同様に他の同一の行に配置されたMNOSトランジスタM3とM4のゲートは,それぞれワード線W2に共通接続されている。同一の列に配置されたMNOSトランジスタM1とM3のドレインは,ディジット(もしくはデータ)線D1に共通接続され,そのソースは共通ソース線S1に接続されている。」(3頁左上欄12行〜右上欄3行),「この実施例に従うと,上記MNOSトランジスタに対する各種動作におけるレベルは,次表1のようにされる。但し,表1において,記号Nは-5Vのような負電位を意味し,記号Pは+5Vのような正電位を意味する。記号Oは0Vのような電位を意味する。記号Fは,フローティング状態を意味する。記号L1は,MNOSの記憶情報に従った2Vのようなハイレベル又は0Vのようなロウレベルを意味する。記号L2は,書き込むべきデータに従ったレベルを意味し,+5Vのような正電位又は-5Vのような負電位をとる。」(4頁右下欄9〜19行),「書き込み動作においては,…ワード線W1は,出力回路TROの出力に応じてほゞ電源電圧Vccのようなハイレベルにされる。…各デジット線の電位D1,D2等は,既に書き込むべき信号を保持しているラッチ回路FFの出力信号に応じた駆動信号DRVによる上記類似の電圧変換動作によって,書き込み動作(キャリアの注入)を行う場合,-5Vのような負電位にされ,書き込みを行わない場合+5Vのようなハイレベルにされる。これにより,書き込みが行われるMNOSのゲートとチャンネル(ドレイン)との間には約10Vもの高電圧が印加されるため,トンネル現象によってキャリアの注入がなされる。」(5頁左上欄下から5行〜5頁右下欄18行) (e)「〔利用分野〕この発明は,MNOSトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く利用できるものである。」(8頁左下欄14〜18行) (1-2) 上記記載によれば,引用例は,MNOSトランジスタという「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜を持つ」電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって,書き込み動作(キャリアの注入)を行う場合,ゲートに+5Vのような正電位,ドレインに-5Vのような負電位として,高電界とし,MNOSのゲート絶縁膜にトンネル電流が流れるようにし,電子を注入すること(上記(b),(d)),この発明をMNOSを記憶素子とするEEPROM装置に適用した場合を実施例としているところ,この発明は,MNOSトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く利用できるものであること(上記(c),(e))が認められる。 そして,特開昭63-188896号公報(甲4-2)には,フローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって,データ消去モードでは,コントロールゲートに20V(集積回路内部においてVcc5Vの電圧を昇圧),ドレインに0Vとして,高電界とし,フローティングゲートへトンネル電流が流れるようにし,電子を注入することが記載されている。また,特開昭64-21795号公報(甲4-3)には,フローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって,消去動作ではコントロールゲートにVｐｐ1(内部昇圧による正の電圧),ドレインに0Vとして,高電界とし,フローティングゲートへトンネル電流が流れるようにし,電子を注入することが記載されている。これらによれば,@フローティングゲートに電荷蓄積部という機能を持たせること,A消去動作時では,ゲートとドレイン間の高電界によりトンネル電流を流し,電子の注入という作用を行わせることは,当業者に周知の技術事項であるといえる。 そうすると,上記@の機能及び上記Aの作用は,フローティングゲートを用いるものも,引用例の「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」を用いるものも,共通としているのであるから,「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」に電子を注入するための電圧の供給手法は,そのままフローティングゲートに電子を注入するための電圧の供給手法に適用する有力な根拠が存在し,引用例に記載されている「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」に代えてフローティングゲートを採用することは,当業者が容易に想到し得るものといえる。 また,引用例には,上記のとおり,この発明をMNOSを記憶素子とするEEPROM装置に適用した場合を実施例としているが,この発明は,MNOSトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く利用できるものであることが記載され,電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置として,フローティングゲートを備えたものは周知であるから,引用例は,直接的ではないにせよ,フローティングゲートを備えたものを示唆しているともいえる。 (1-3) 以上説示したとおり,原告の取消事由2(1)の主張は,採用し得ない。 (2) 取消事由2(2)の主張について検討する。 本願発明は,ゲートとソースあるいはドレイン間で必要となる電圧について,第1の電源電圧と第1の電源電圧より低い第2の電源電圧が与えられること,コントロールゲートに第1の電源電圧より高い電圧を印加し,トランジスタのソースあるいはドレインに第2の電源電圧より低い電圧を印加すること,及びフローテイングゲートへ電子を注入することが記載されているだけであり,その数値は,特定されていない。一方,引用発明も,フローテイングゲートへ電子を注入することが必要であると認められるが,必要とされる電位は,電子を注入するに必要な正の電圧と負の電圧の差の電位であり,実施例に「MNOSのゲートとチャンネル(ドレイン)との間には約10Vもの高電圧が印加される」と約10Vとの記載があるだけである。そうすると,両者は,共に電子の注入を行う程度の電位が必要であるとはいえるが,両者において,必要となる電位が異なるとまではいえない。 また,確かに,電荷を蓄積する部位は異なるとはいえるが,前判示のとおり,上記@の機能及びAの作用は,フローティングゲートを用いるものも,引用例の「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」を用いるものも,共通としているのであるから,電荷を蓄積する部位が異なることをもって,適用の容易想到性を否定することはできない。 原告の取消事由2(2)の主張は,採用することができない。 (3) 取消事由2(3)の主張について検討する。 前判示のとおり,フローティングゲートを適用する場合に,構造が異なる点があるとしても,上記@の機能及びAの作用は共通しているのであるから,比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜に電子を注入するための電圧の供給手法は,そのままフローティングゲートに電子を注入するための電圧の供給手法に適用することができるものであるといえる。このことに加え,コントロールゲートやソースあるいはドレインへ印加すべき最適電圧を検討することは,当然行われるべきことといえるから,原告の主張は,採用することができない。 (4) 原告が取消事由2として種々主張するところをすべて検討しても,相違点1についての審決の判断に誤りがあるとはいえない。 3 取消事由3(相違点2についての判断の誤り)について (1) 取消事由3(1)の主張について検討する。 引用例(甲4-1)には,MNOSトランジスタという「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜を持つ」電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって,書き込み動作(キャリアの注入)を行う場合,ゲートに+5Vのような正電位,ドレインに-5Vのような負電位とすること,電源電圧Vccは約5V,接地電位は0Vとされていることが記載されている。よって,引用例には,コントロールゲートに電源電圧Vcc5Vと同じ電位,ドレインには接地電圧0Vより低い電位を与え,電圧差10Vとしていることが記載されているといえる。また,引用例には,ゲートの電圧は正の電圧とされ,5Vに特定されていない記載もある。 特開昭63-188896号公報(甲4-2)には,フローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置であって,データ消去モードでは,コントロールゲートに20V(集積回路内部においてVcc5Vの電圧を昇圧),ドレインに0Vとすることが記載され,特開昭64-21795号公報(甲4-3)には,コントロールゲートにVｐｐ1(内部昇圧による正の電圧),ドレインに0Vとすることが記載されている。これらによれば,コントロールゲートに電源電圧5Vより高い電位,ドレインに接地電位0Vと同じ電位を与え,電位差を20V(Vｐｐ1)とすることも周知の構成といえる。 特公昭54-36446号公報(乙4)には,第10図において,2層構造のゲート絶縁膜を持つトランジスタ又はフローティングゲートを備えたトランジスタ92の動作電位として,ゲートに+8V,ソースに-12Vとし,電位差を20Vとすることが記載されており,ゲートに5Vより大きい電圧とし,ソースに0Vより低い電圧とする構成が記載されているといえる。 そして,半導体記憶装置の分野では,コントロールゲート,ドレイン(ソース)に加える電位(絶対値)が高いほど,電位を発生,供給する回路の耐電圧を高くする必要があるため,素子サイズを大きくする必要があり,また,必要とする電圧まで電源電圧から昇圧するために要する時間がかかることが技術常識であることは,当裁判所にも自明である。よって,引用発明は,高電圧に耐え得る程度のサイズの高耐圧トランジスタの準備,電源電圧や接地電圧からの昇圧にかかる時間が多大という技術的な課題を解決し得る構成を有しているといえる。 また,本願明細書を始めとする本件全証拠によっても,5Vの電源電圧を昇圧しないものに適したトランジスタ,配線等による寄生容量と,5Vの電源電圧を昇圧したものに適したトランジスタ,配線等による寄生容量との影響の差が明確でなく,それぞれ場合の寄生容量に対する充放電時間の差も明確でない。仮に,5Vの電源電圧を昇圧したものの方が短い時間で充放電できるとしても,一方では,昇圧した電圧を得るのに要する時間は長くなることから,上記各場合における合計時間の差は,依然として明確ではない。 そうすると,引用例に記載されている「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」に代えて,周知の技術的事項であるフローティングゲートを採用するに際し,ゲートに供給される電位を+8Vなどとすることは,従来から知られており,その作用効果も格別なものとは認められないのであって,コントロールゲートに供給される電位を第1の電源電圧+5Vより高い値とすることは,当業者が容易になし得たものと認められる。 以上判示したところに照らせば,原告の取消事由3(1)の主張は,採用し得ない。 (2) 取消事由3(2)の主張について検討する。 前判示のとおり,仮に,5Vの電源電圧を昇圧しないものと比べて,5Vの電源電圧を昇圧したものの方が短い時間で充放電できるとしても,昇圧した電圧を得るのに要する時間が長くなることをも考慮すると,各場合における合計時間の差は明確ではないというほかない。原告の主張は,採用の限りではない。 (3) 取消事由3(3)の主張について検討する。 引用例には,コントロールゲートに印加する電圧について,正の電圧とする記載もあり,必ずしも+5Vの電源電圧とは異なる値の電圧を排除しているものとは解されない。そして,特公昭54-36446号公報(乙4)には,2層構造のゲート絶縁膜を持つトランジスタ又はフローティングゲートを備えたトランジスタ92の動作電位として,ゲートに+8V,ソースに-12Vとし,電位差を20Vとすることが記載されていることは,前判示のとおりである。原告の主張は,採用し得ない。 (4) 取消事由3(4)の主張について検討する。 特開昭63-188896号公報(甲4-2),特開昭64-21795号公報(甲4-3)に記載されているように,電源電圧とは異なる電圧を生成してこれをコントロールゲートに印加することは,周知の技術的事項である。したがって,原告の主張は,採用することができない。 (5) 原告が取消事由3として種々主張するところをすべて検討しても,相違点2についての審決の判断に誤りがあるとはいえない。 4 取消事由4(相違点3についての判断の誤り)について (1) 前判示のとおり,フローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置において,消去動作時にゲートとドレイン間の高電界により,トンネル電流を流し,電子の注入という作用を行わせることは,当業者に周知の技術事項である(甲4-2・3)。この周知の技術事項は,フローティングゲートに電子を注入した状態を消去状態と表現し,電子を注入という作用を行わせることをデータ消去方法とするものである。そして,電子の注入という作用を行わせることをデータの消去とするものであれば,過消去は起こらないことは明らかであるから,過消去という課題が解決されるものといえる。 そうすると,引用例に記載されている「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜(ナイトライド)との2層構造のゲート絶縁膜」に代えて,周知の技術的事項であるフローティングゲートを採用するに際し,電子を注入という作用を行わせることを,引用例に記載されているデータの書き込み方法とするのに代えて,周知の技術的事項であるデータ消去方法とすることは,当業者が容易に想到し得るものといえる。 (2) 原告が取消事由4として種々主張するところをすべて検討しても,相違点3についての審決の判断に誤りがあるとはいえない。 5 結論 以上のとおり,原告主張の審決取消事由は理由がないので,原告の請求は棄却されるべきである。 |
| 裁判長裁判官 | 塩月秀平 |
|---|---|
| 裁判官 | 田中昌利 |
| 裁判官 | 高野輝久 |