運営：アスタミューゼ株式会社
パナソニックで一緒に知財の仕事しませんか？
  • ポートフォリオ機能


追加

関連審決 無効2014-800061
元本PDF 裁判所収録の全文PDFを見る pdf
事件 平成 27年 (行ケ) 10116号 審決取消請求事件

原告 日亜化学工業株式会社
訴訟代理人弁護士 古城春実 牧野知彦 加治梓子 弁理士 松田一弘 蟹田昌之
被告三洋電機株式会社
訴訟代理人弁護士 尾崎英男 日野英一郎 鷹見雅和
訴訟復代理人弁護士 上野潤一 弁理士 廣瀬文雄 豊岡静男
裁判所 知的財産高等裁判所
判決言渡日 2015/12/24
権利種別 特許権
訴訟類型 行政訴訟
主文 １ 特許庁が無効２０１４−８０００６１号事件について平成２７年５月２６日にした審決を取り消す。
-1-２ 訴訟費用は被告の負担とする。
事実及び理由
原告の求めた裁判
主文同旨。
事案の概要
本件は,特許無効審判請求を不成立とした審決に対する取消訴訟である。争点は,@新規性判断の是非及びA進歩性判断の是非である。
1 特許庁における手続の経緯 (1) 本件特許 被告は,名称を「窒化物系半導体素子の製造方法」とする発明についての本件特許(特許第4180107号)の特許権者である。(甲1) 本件特許は,平成14年3月26日(以下「本件優先日」という。)に出願した特願2002-85085号を基礎とする優先権を主張して,平成15年3月19日に出願した特願2003-74966号(優先権主張国・日本)を,平成18年12月25日に分割出願した特願2006-348161号を,更に平成20年3月24日に分割出願した特願2008-76844号に係るものであり,平成20年9月5日に設定登録(請求項の数10)がされた。(甲1) (2) 無効審判請求 原告は,平成26年4月22日付けで本件特許の請求項1〜10に係る発明について無効審判請求をし(無効2014-800061号),特許庁は,平成27年5月26日,「本件審判の請求は,成り立たない。」との審決をし,その謄本は,同年6月4日,原告に送達された。
(甲63) 2 本件発明の要旨 本件特許の請求項1〜10の発明(以下,請求項の番号に従って「本件発明1」のようにいい,すべてを併せて「本件発明」という。また,本件特許に係る明細書及び図面を合わせて「本件明細書」という。)に係る特許請求の範囲の記載は,次のとおりである。(甲1) (1) 本件発明1「 n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導 体層の上面上に,活性層を含む窒化物半導体層からなる第2半導体層を形成する第1 工程と, 前記第1半導体層の裏面を研磨することにより厚み加工する第2工程と, 前記第1工程及び前記第2工程の後,前記研磨により発生した転位を含む前記第1半 9 導体層の裏面近傍の領域を除去して前記第1半導体層の裏面の転位密度を1×10 c m 以下とする第3工程と, その後,前記転位を含む前記第1半導体層の裏面近傍の領域が除去された第1半導 体層の裏面上に,n側電極を形成する第4工程とを備え, 2 前記第1半導体層と前記n側電極とのコンタクト抵抗を0.05Ωcm 以下とする, 窒化物系半導体素子の製造方法。」 (2) 本件発明2「 前記第1半導体層の裏面は,前記第1半導体層の窒素面である,請求項1に記載の 窒化物系半導体素子の製造方法。」 (3) 本件発明3 6 -2「 前記第3工程により,前記転位密度は,1×10 cm 以下に低減される,請求項1又 は2に記載の窒化物系半導体素子の製造方法。」 (4) 本件発明4「 前記第3工程により,前記転位を含む前記第1半導体層の裏面近傍の領域が0.5μ m以上除去される,請求項1〜3のいずれかに記載の窒化物系半導体素子の製造方 法。」 (5) 本件発明5「 前記基板は,成長用基板上に成長することを利用して形成されている,請求項1〜4 のいずれかに記載の窒化物系半導体素子の製造方法。」 (6) 本件発明6「 前記第1工程によって前記第1半導体層の上面上に前記第2半導体層を形成した後 に,前記第2工程によって前記第1半導体層の裏面を研磨することにより厚み加工を行 う,請求項1〜5のいずれかに記載の窒化物系半導体素子の製造方法。」 (7) 本件発明7「 前記第1半導体層及び前記第2半導体層を劈開することにより,共振器端面を形成 する第5工程をさらに備える,請求項1〜6のいずれかに記載の窒化物系半導体素子の 製造方法。」 (8) 本件発明8「 前記第1半導体層は,HVPE法により形成される,請求項1〜7のいずれかに記載の 窒化物系半導体素子の製造方法。」 (9) 本件発明9「 前記第2半導体層は,MOCVD法により形成される,請求項1〜8のいずれかに記載 の窒化物系半導体素子の製造方法。」 (10) 本件発明10「 前記第1半導体層は,前記第2工程により180μm以下の厚みになるまで厚み加工 される,請求項1〜9のいずれかに記載の窒化物系半導体素子の製造方法。」3 審決の理由の要点 (1) 証拠方法 甲2:Jｏｏn Seｏｐ Kｗak外6名,“Cｒｙｓｔal-ｐｏlaｒiｔｙ deｐendence ｏf Ti/Al cｏnｔacｔｓ ｔｏ fｒeeｓｔanding n-GaN ｓｕbｓｔｒaｔe”(「自立n型GaN基板へのT i/Al電極の結晶極性への依存性」),APPLIED PHYSICS LETTERS,12 NOVEMBER 2001,Vｏlｕme 79,Nｕmbeｒ 20,ｐｐ.3254-3256甲3:特開2000-349338号公報甲4:特開2001-176823号公報 (2) 無効理由 ア 無効理由0 本件発明は,公知の課題の解決に周知の技術を適用したものであるから,当業者が容易に発明することができた。
イ 無効理由1・2 本件発明は,甲2に記載された発明に基づいて,当業者が容易に発明することができた。
ウ 無効理由3・4 本件発明は,甲3に記載された発明である,又は,甲3に記載された発明に基づいて,当業者が容易に発明することができた。
エ 無効理由5 本件発明は,甲4に記載された発明に基づいて,当業者が容易に発明することができた。
(3) 無効理由0に対する判断 ア 周知技術 @ 金属(窒化物系半導体材料を含む。 を機械研磨することにより加工変質層が )形成され転位が発生することは,本件優先日前の技術常識である。
A 本件発明の「研磨により発生した転位」は,少なくともその相当部分が加工変質層に含まれる。
B[1]GaN膜中に,ダングリングボンドが並ぶ刃状転位の密度が高い領域があれば,当該領域がキャリアをトラップし,その結果,当該GaN膜の電気的特性の悪化(大電流を流すようなレーザーの場合は寿命の低下)や抵抗率の上昇といった不 都合を招くこと,[2]加工変質層が電気的特性に悪い影響を及ぼすこと,[3]GaN単結晶基板中に発生した加工変質層(本件発明の「研磨により発生した転位」の相当部分を含む)は,化学研磨,化学機械研磨又はエッチングにより相当程度除去できることは,いずれも,本件優先日前に周知であった。
イ 容易想到性 しかしながら,本件優先日前に,@n型の窒化物系半導体層又は窒化物系半導体基板の上面上に,活性層を含む窒化物半導体層を形成する工程(本件発明1の第1工程に相当)と,A前記半導体層又は半導体基板の裏面を研磨することにより厚み加工をする工程(本件発明1の第2工程に相当)と,その後,前記半導体層又は半導体基板の裏面上にn側電極を形成する工程とを備えた窒化物系半導体素子の製造方法は公知ではなく,当業者がこれら工程を備えた製造方法を想到することが容易であったともいえない。
ウ 小括 以上から,本件発明1は,当業者が周知技術に基づいて容易に発明をすることができたものではない。したがって,本件発明1の発明特定事項をすべて含み,更に他の発明特定事項を付加した本件発明2〜本件発明10も,当業者が周知技術に基づいて容易に発明をすることができたものではない。
(4) 無効理由1・2に対する判断 ア 甲2発明 甲2には,次の発明(甲2発明)が記載されている(審決が,本件発明1の構成に相当するとした部分を下線と括弧書により明示した部分がある。。
)「 自立GaNは,転位密度が低く熱伝導率が高く劈開が容易であることから,電子デバ イス並びに光電子デバイスの基板として注目されており,GaN基板を使用するもう一つ の利点として,裏面n電極のデバイス(窒化物系半導体素子)を作製でき,これにより,製 造工程を簡単で確実なものにし,デバイスのサイズを小さくすることができ,量産収率が 向上することがあり, GaN基板は,結晶極性が異なる二つの面,すなわちGa極性面(Ga面)とN極性面(N面)を有するが,それらは金属/GaN界面のほかAlGaN/GaNヘテロ構造における界面の電気特性にも大きな影響を与えるものであるところ, Kaｒｒeｒらによる,Pｔ/GaNショットキーダイオードにおけるGa面とN面でのPｔの障壁高さがそれぞれ1.1eVと0.9eVと異なったとの報告や,Fangらによる,自立GaNのN面上のNi/Aｕ電極の障壁高さが0.75eVであったのに対し,Ga面上ではより高い1.27eVであったとの報告はあるものの,Ga極性及びN極性のGaN基板上のオーミック電極間の電気特性の比較はほとんど行われてこなかったが, 活性層を含む素子構造は,通常,GaN基板のGa極性側に成長させるため,裏面オーミック電極はGaNのN極性側に形成する必要があり,また,n型GaN上のオーミック電極にはTi/Al電極が広く使用されていることから,本研究では,n型GaN基板へのTi/Al電極の電気特性に対する結晶極性の影響を検討することを目的とし, 上記目的のために,ハイドライド気相成長法(HVPE)で成長させた,一方の表面にGa極性面を有しもう一方の表面にN極性面を有する自立n型GaN基板(n型の窒化物系半導体基板からなる第1半導体層)を用い,Ga面上とN面上の両面にTi/Al電極を形成した,研究用のn型GaN試料の製造方法であって, 前記Ga面上とN面上のTi/Al電極を比較したところ,異なる極性を有する面上に形成した電極の電気特性は大きく異なることが示されたが,それは,極性に依存する逆向きのピエゾ電界によって説明することができるものであり, 具体的には, HVPE法により,サファイア基板上にGaN層を300μmの膜厚に成長させ,Siをドープし,レーザー誘起リフトオフにより厚いGaN層をサファイア基板から剥離して自立GaN基板(GaNウェハ)(n型の窒化物系半導体基板からなる第1半導体層)を得,平滑なエピレディ表面を得るため,前記GaNウェハ(n型の窒化物系半導体基板からなる第1半導体層)のGa面とN面の両面を機械研磨(研磨)とドライエッチ処理し, 二結晶X線回析(DXRD)を用いて前記GaNウェハの構造特性を調査検討したとこ ろ,Ga面とN面に対する(0002)ピークの半値全幅(FWHM)の測定結果は,それぞれ126aｒcｓecと153aｒcｓecであり,それらの非対称(1012)ピークは,96aｒcｓec及び1 7 -204aｒcｓecであり,Ga面及びN面ともに,代表的な転位密度は10 cm よりも低く, 室温におけるホール測定により得られた電子濃度及び移動度は,それぞれ,1.5×117 -3 20 cm 及び 825cm /Vｓであり, 続いて,Ga面とN面をともにアセトン及びメタノール中で脱脂し,脱イオン(DI)水中で洗浄し,フォトリソグラフィーによりパターンを施し,その後,それらを緩衝酸化物エッチング液中でエッチングし,DI水中で洗浄し,窒素ガスで乾燥した後,金属蒸着するために真空システムに装填し,厚さ50nmのTi層及び厚さ500nmのAl層のTi/Al層(n側電極)を電子ビーム蒸着により形成し,その際,伝送長法(TLM)を用いて接触抵抗を測定するため,幅200μmギャップ間隔30μmの2枚の金属パッドが,適宜,環状の電極構造を形成するようにして試料を得て, 前記試料をN2 雰囲気の高速熱アニールシステム中でアニールした後,n型GaN基板のGa面とN面の両面に堆積されたTi/Al電極の電流-電圧(I-V)特性を測定したところ,n型GaNのGa面及びN面の両方とも,Ti/Al電極を500℃で30秒間アニールした後では非線形なI-V特性を示し,n型GaNのGa面上のTi/Al電極では,700℃及び900℃で30秒間アニールした後ではI-V曲線は線形になったが,n型GaNのN面上のTi/Al電極では,700℃でのアニール後に依然として非線形のI-V関係を示し, n型GaNのGa面上のTi/Al電極の場合,アニール温度が500℃から600℃に上昇するにつれて電流が大幅に増加し,600℃〜800℃で30秒間アニールした後,TLM -5 2で測定された接触抵抗率は2×10 Ωcm であり,これより高い温度でアニールすると,電流測定値が低下し, これに対して,n型GaN基板のN面上のTi/Al電極の場合,500℃で30秒間アニールした後の0.1Vでの電流は,Ga面上のTi/Al電極で得られたものと同様であったが,600℃で30秒間アニールした後の測定電流値は一桁減少し,さらに,700℃で30 秒間アニールした後では,0.1Vで,Ga面上のTi/Al電極より4桁低い300nAの最小電流が得られ, n型GaNのN面におけるTi/Al電極の電気特性の更なる調査研究として,電流-電圧測定を使用してショットキー障壁高さを測定するため,n型GaNのGa面にTi/Alを堆積し,700℃で30秒間アニールして低い接触抵抗率のオーミック電極を得,また,n型GaNのN面に直径180μmのTi/Al電極を形成し,n型GaNのN面上のTi/Al電極を500℃で30秒間アニールした後ではI-Vグラフに線形領域が無いが,一方,N面上のTi/Al電極を700℃で30秒間アニールした後では線形領域を示しており,これはショットキーダイオード特性であるから,前記試料は,n型GaNからなるショットキーダイオード試料(窒化物系半導体素子)であり, また,700℃で30秒間アニールしたn型GaNのN面上のTi/Al電極の障壁高さ及び理想係数は,それぞれ1.09eVと1.29と算出され,500℃で90分間アニールしたn型GaNのN面上のTi/Al電極の障壁高さは1.01eVと測定され,理想係数1.67が得られ,さらに,Tiの役割を解明するために,n型GaN基板のN面上にPd/Al電極を形成して障壁高さを調べたところ,Pd/Al電極の障壁高さと理想係数は,それぞれ1.10と1.44eVであり,それらは,n型GaNのN面上のTi/Al電極と同様であったところ,Kaｒｒeｒらの報告では,PIMBEで成長させたn型GaNのN面上のPｔ電極の障壁高さは0.9eVであり,Fangらの報告では,HVPEで成長させたn型GaN基板のN面上のNi/Aｕ電極の障壁高さは0.75eVであり,TiとAlの仕事関数(それぞれ4.33eV及び4.28eV)がPｔとNiのそれら(それぞれ5.65eV及び5.15eV)よりかなり低いことを考慮すると,n型GaNのN面上のTi/Al電極とPd/Al電極の障壁高さが1eVより高いということは,アニールで高仕事関数を有する界面層が形成されたことを示唆するようにみえ, さらに,n型GaNのGa面上の電極はオーミックとなることから,界面層はn型GaNのGa面上のTi/Alにオーミック接触になっていること,Lｕｔheｒらが,GaN上のTi/Al電極の界面だけでなく600℃でアニールしたPd/Al電極の界面で非常に薄いAlN層を観測したこと,及び,電界放出型オージェ電子分光法を用いてn型GaNのN面上のTi/ Alを分析したところ,600℃で30秒間のアニール後,GaNの表面にAlのピークが検出 されたことからみて, GaNの異なる極性に起因してAlN/GaN界面で逆向きのピエゾ電界が生成してお り,前記のようにTi/Al電極の反対の電気特性が結晶極性に依存することが観察され たことは,自立n型GaN基板の結晶極性に依存しているAlN/GaNヘテロ構造におけ る逆向きのピエゾ電界により説明できるものである, 研究用のn型GaN試料の製造方法。」 イ 本件発明1と甲2発明との一致点「 n型の窒化物系半導体基板からなる第1半導体層の裏面を研磨することにより厚み加 工する工程と, 前記厚み加工する工程の後,前記研磨により発生した転位を含む前記第1半導体層 9 -2 の裏面近傍の領域を除去して前記第1半導体層の裏面の転位密度を1×10 cm 以 下とする工程と, その後,前記転位を含む前記第1半導体層の裏面近傍の領域が除去された第1半 導体層の裏面上に,n側電極を形成する工程とを備える, 窒化物系半導体素子の製造方法。」 ウ 本件発明1と甲2発明との相違点 (ｱ) 相違点1「 本件発明1では,『第1半導体層の上面上に,活性層を含む窒化物半導体層からな る第2半導体層を形成する』工程を備えるのに対し,甲2発明では,前記工程を備えな い点。」 (ｲ) 相違点2 2「 本件発明1では,『前記第1半導体層と前記n側電極とのコンタクト抵抗を0.05Ωcm 以下とする』のに対し,甲2発明では,前記第1半導体層と前記n側電極とのコンタクト抵 2 抗が0.05Ωcm 以下となっているか否か不明である点。」 エ 相違点の判断 (ｱ) 相違点1について @ 甲2のn型GaN試料は,n型GaN基板へのTi/Al電極の電気特性に対する結晶極性の影響を検討するために,Ga面上とN面上の両方にTi/Al電極を形成したものである。甲2のn型GaN試料を用いて本件発明の窒化物系半導体素子を製造するためには,当該n型GaN試料のGa面上に形成したTi/Al電極を除去し,Ti/Al電極が除去されたGa面上に改めて第2半導体層を形成することになる。しかしながら,このようにすると,Ga面上とN面上の両方にTi/Al電極を形成してn型GaN基板へのTi/Al電極の電気特性に対する結晶極性の影響を検討するという甲2のn型GaN試料の目的を達成することはできない。したがって,当業者がそのようなことをする動機付けはない。
A 甲2発明でGa面とN面の両面に対して機械研磨とドライエッチ処理を施しているのは,研究の目的であるn型GaN基板へのTi/Al電極の電気特性に対する結晶極性の影響の検討のために,結晶極性以外の両面のコンディションを厳密に揃える必要があるからである。したがって,光電子デバイス(GaN系発光素子)の製造過程で自立GaN基板のN極性側に裏面オーミック電極を形成する場合でも,上記プロセスを忠実に踏襲しなければならない理由はない。したがって,当業者が本件発明1の第3工程に相当するプロセスを採用する動機付けはない。
B 以上から,相違点1に係る本件発明1の構成とすることは,当業者が容易に想到し得たことではない。
(ｲ) 小括 上記(ｱ)から,相違点2の容易想到性について検討するまでもなく,本件発明1は,当業者が甲2発明に基づいて容易に発明をすることができたものではない。
オ まとめ 本件発明1が容易に発明できない以上,本件発明1の発明特定事項をすべて含み,更に他の発明特定事項を付加した本件発明2〜本件発明10も,当業者が甲2発明に基づいて容易に発明をすることができたものではない。
(5) 無効理由3に対する判断(無効理由3の1) ア 甲3第一発明 甲3には,次の発明(甲3第一発明)が記載されている(審決が,本件発明1の構成に相当するとした部分を下線と括弧書により明示した部分がある。。
)「 ウルツ鉱型結晶構造を有するIII族元素窒化物半導体,例えば,GaN系半導体発光 素子の製造方法において, 格子定数や熱膨張係数が異なるサファイア基板上にGaN結晶膜のエピタキシャル成 長を行うと,基板やエピタキシャル層に歪みや欠陥,転位が発生し,また,厚い膜を成 長した場合にはクラックが発生し,デバイスとしての性能が極端に悪くなるという問題が あったので, サファイア基板上にエピタキシャル成長を行って形成されたものであっても,歪みや 欠陥,転位が少なく,また厚い膜であってもクラックが入りにくい,GaN結晶膜を提供す るために, サファイア基板上にMOCVD法で膜厚1μmの下地結晶膜としてのGaN膜を形成し, 該GaN膜上にSiO2膜を形成し,該SiO2膜をフォトリソグラフィー法とウエットエッチング でストライプ状に成形してマスクを形成し,該ストライプ状のマスク間の領域である成長 領域上に,塩化ガリウム(GaCl)をGa原料とし,アンモニア(NH3)ガスをN原料として, ハイドライドVPE法によりGaN結晶をエピタキシャル成長させると,GaN結晶は,初期 段階ではマスク上に成長せず前記成長領域のみで成長するため,前記成長領域上の GaN結晶には基板の面方位とは異なる面方位を有するファセットが出現し,エピタキシ ャル成長を続けると,GaN結晶はファセット面に対して垂直な方向に成長が進むため, 前記成長領域だけでなくマスク上にも成長し,やがてマスクを覆うようになって隣接する 成長領域のGaN結晶のファセットと接触し,さらにエピタキシャル成長を続けると,ファ セットが埋め込まれ,平坦な表面を有するGaN結晶膜を得て, 得られたGaN結晶膜上に発光素子構造を形成した後にサファイア基板とマスクと前 記GaN結晶膜の一部を除去する方法(サファイア基板法),あるいは,GaN結晶膜を形 成後,サファイア基板とマスクとGaN結晶膜の一部を除去して得たGaNエピタキシャル層のみからなるウェーハを基板として,該基板上に発光素子構造を形成する方法(GaN基板法)により作製するGaN系半導体発光素子の製造方法であって, 前記GaN結晶膜において,転位は,ファセットに向かって進み基板と垂直に伸びていたものが垂直な方向へ伸びることができなくなるためファセットの成長とともに横方向に曲げられ,そのほとんどは結晶の端に出てしまうか閉ループを形成するので,エピタキシャル膜の膜厚増加に伴い上部の成長領域では転位が減少していき,その結果,マスク近傍の比較的転位密度が大きい層領域である高転位密度層と,上層領域において,下地結晶中の刃状転位を引継ぎc面に対して平行な変位ベクトルを持つA転位と下地結晶中の混合転位を引継ぎc面に対して斜めに傾いた変位ベクトルを持つB転位を合 8 2 7わせた全転位の転位密度が好ましくは2×10 /cm 以下,より好ましくは1×10 /c 2m 以下の低転位密度層とを有するn型GaN結晶膜となり, 18 -3 前記サファイア基板法は,例えば,キャリア濃度が1×10 /cm 以上の前記n型GaN結晶膜が形成された基板(n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導体層)をMOCVD装置にセットし,所定の温度,ガス流量,V族元素/III族元素比で,厚さ1μmのSi添加n型GaN層,厚さ0.4μmのSi添加n型Al0.15Ga0.85Nクラッド層,厚さ0.1μmのSi添加n型GaN光ガイド層,厚さ2.5nmの無添加In0.2Ga0.8N量子井戸層と厚さ5nmの無添加In0.05Ga0.95N障壁層からなる10周期の多重量子井戸構造活性層,厚さ20nmのMg添加ｐ型Al0.2Ga0.8N層,厚さ0.1μmのMg添加ｐ型GaN光ガイド層,厚さ0.4μmのMg添加ｐ型Al0.15Ga0.85Nクラッド層,及び厚さ0.5μmのMg添加ｐ型GaNコンタクト層(活性層を含む窒化物半導体層からなる第2半導体層 )を順次Ga面上に形成して発光素子構造を形成し,次に,該発光素子構造を形成したサファイア基板を研磨器にセットし,前記サファイア基板,前記下地結晶膜,前記マスク及び前記GaN結晶膜の一部を研磨(研磨)してn型GaN結晶膜を露出させ,露出したGaN結晶膜の面,すなわち素子裏面(N面)側にチタンとアルミニウムからなるn型電極(n側電極)を形成し,ｐ型GaNコンタクト層上にニッケルと金からなるｐ型電極を形成する工 程を含み, 前記GaN基板法は,例えば,前記高転位密度層を除去し,全断面にわたって前記 低転位密度層となっているGaN基板ウエーハ(n型の窒化物系半導体層および窒化物系半導 体基板のいずれかからなる第1半導体層 )を用い,MOCVD法によりGaN基板側から厚さ0.5 μmのSi添加n型Al0.05Ga0.95Nクラッド層,厚さ0.1μmのSi添加n型GaN光ガイド層, 厚さ3nmの無添加In0.2Ga0.8N量子井戸層と無添加In0.05Ga0.95N障壁層からなる7 周期の多重量子井戸構造活性層,厚さ20nmのMg添加ｐ型Al0.2Ga0.8Nインジウム 解離防止層,厚さ0.1μmのMg添加ｐ型GaN光ガイド層,厚さ0.5μmのMg添加ｐ型 Al0.05Ga0.95Nクラッド層,及び厚さ0.2μmのMg添加ｐ型GaNコンタクト層(活性層を 含む窒化物半導体層からなる第2半導体層 )を順次Ga面上に形成して発光素子構造を形成 し,該発光素子構造の最上層にはSiO2膜を形成し,幅10μmのストライプ状の電流注 入用窓を形成し,この上にニッケルと金からなるｐ型電極を形成し,ｐ型電極面で研磨用 重しに貼りつけ,GaN基板の裏面(N面)(第1半導体層の裏面)を研磨(研磨)し,通常,6 0μm〜100μmの劈開可能な厚さに仕上げ(厚み加工),チタンとアルミニウムからなる n型電極(n側電極)を前記裏面に形成する工程を含む, GaN系半導体発光素子の製造方法(窒化物系半導体素子の製造方法)。」 イ 本件発明1と甲3第一発明との一致点「 n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導 体層の上面上に,活性層を含む窒化物半導体層からなる第2半導体層を形成する第1 工程と, 前記第1半導体層の裏面を研磨することにより厚み加工する第2工程と, その後,前記第1半導体層の裏面上に,n側電極を形成する工程とを備えた窒化物 系半導体素子の製造方法。」 ウ 本件発明1と甲3第一発明との相違点 (ｱ) 相違点3「 本件発明1では,前記第1工程及び前記第2工程の後,前記研磨により発生した転 位を含む前記第1半導体層の裏面近傍の領域を除去して前記第1半導体層の裏面の 9 -2 転位密度を1×10 cm 以下とする第3工程を備えているのに対し,甲3第一発明では, 前記第3工程を備えていない点。」 (ｲ) 相違点4「 前記『n側電極を形成する工程』が,本件発明1では,第3工程の後に『転位を含む前 記第1半導体層の裏面近傍の領域が除去された第1半導体層の裏面上に』n側電極を 形成する第4工程であるのに対し,甲3第一発明では,第3工程の後の工程ではなく,し たがって,『転位を含む前記第1半導体層の裏面近傍の領域が除去された第1半導体 層の裏面上に』n側電極を形成するものではない点。」 (ｳ) 相違点5 2「 前記『第1半導体層とn側電極とのコンタクト抵抗』が,本件発明1では,0.05Ωcm 2 以下とされるのに対し,甲3第一発明では,0.05Ωcm 以下とされるかどうかが明らかで ない点。」 エ 相違点の判断 (ｱ) 相違点3・4について GaN系材料に電極を形成する際,当該GaN系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する刊行物はない。そうであれば,甲3第一発明に接した当業者は,電極形成面において研磨により発生した転位は,わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪化させるものではないので,甲3第一発明では研磨により発生した転位を含む第一半導体層の裏面近傍の領域を除去していないと理解する。 したがって,当業者が第1工程及び第2工程の後,研磨により発生した転位を含む第1半導体層の裏面近傍の領域を除去しようとする動機付けはない。
以上から,相違点3・4に係る本件発明1の構成とすることは,当業者が容易に想到し得たことではない。
(ｲ) 小括 上記(ｱ)から,相違点5の容易想到性について検討するまでもなく,本件発明1は,当業者が甲3第一発明に基づいて容易に発明をすることができたものではない。
オ まとめ 本件発明1が容易に発明できない以上,本件発明1の発明特定事項をすべて含み,更に他の発明特定事項を付加した本件発明2〜本件発明10も,当業者が甲3第一発明に基づいて容易に発明をすることができたものではない。
(6) 無効理由3に対する判断(無効理由3の2) ア 甲3第二発明 甲3には,次の発明(甲3第二発明)が記載されている(審決が,本件発明1の構成に相当するとした部分を下線と括弧書により明示した部分がある。。
)「 ウルツ鉱型結晶構造を有するIII族元素窒化物半導体,例えば,GaN系半導体発光 素子の製造方法において, 格子定数や熱膨張係数が異なるサファイア基板上にGaN結晶膜のエピタキシャル成 長を行うと,基板やエピタキシャル層に歪みや欠陥,転位が発生し,また,厚い膜を成 長した場合にはクラックが発生し,デバイスとしての性能が極端に悪くなるという問題が あったので, サファイア基板上にエピタキシャル成長を行って形成されたものであっても,歪みや 欠陥,転位が少なく,また厚い膜であってもクラックが入りにくい,GaN結晶膜を提供す るために, サファイア基板上にMOCVD法で膜厚1μmの下地結晶膜としてのGaN膜を形成し, 該GaN膜上にSiO2膜を形成し,該SiO2膜をフォトリソグラフィー法とウエットエッチング でストライプ状に成形してマスクを形成し,該ストライプ状のマスク間の領域である成長 領域上に,塩化ガリウム(GaCl)をGa原料とし,アンモニア(NH3)ガスをN原料として, ハイドライドVPE法によりGaN結晶をエピタキシャル成長させると,GaN結晶は,初期 段階ではマスク上に成長せず前記成長領域のみで成長するため,前記成長領域上の GaN結晶には基板の面方位とは異なる面方位を有するファセットが出現し,エピタキシャル成長を続けると,GaN結晶はファセット面に対して垂直な方向に成長が進むため,前記成長領域だけでなくマスク上にも成長し,やがてマスクを覆うようになって隣接する成長領域のGaN結晶のファセットと接触し,さらにエピタキシャル成長を続けると,ファセットが埋め込まれ,平坦な表面を有するGaN結晶膜を得て, GaN結晶膜を形成後,サファイア基板とマスクとGaN結晶膜の一部を除去して得たGaNエピタキシャル層のみからなるウェーハを基板として,該基板上に発光素子構造を形成する方法(GaN基板法)により作製するGaN系半導体発光素子の製造方法であって, 前記GaN結晶膜において,転位は,ファセットに向かって進み基板と垂直に伸びていたものが垂直な方向へ伸びることができなくなるためファセットの成長とともに横方向に曲げられ,そのほとんどは結晶の端に出てしまうか閉ループを形成するので,エピタキシャル膜の膜厚増加に伴い上部の成長領域では転位が減少していき,その結果,マスク近傍の比較的転位密度が大きい層領域である高転位密度層と,上層領域において,下地結晶中の刃状転位を引継ぎc面に対して平行な変位ベクトルを持つA転位と下地結晶中の混合転位を引継ぎc面に対して斜めに傾いた変位ベクトルを持つB転位を合 8 2 7わせた全転位の転位密度が好ましくは2×10 /cm 以下,より好ましくは1×10 /c 2m 以下の低転位密度層とを有するn型GaN結晶膜となり,前記GaN基板法は,例えば,前記高転位密度層を除去し,全断面にわたって前記低転位密度層となっているGaN基板ウエーハ(n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導体層)を用い,MOCVD法によりDH構造形成のためのエピタキシャル成長を,サファイア基板,下地結晶層,マスク,及びマスク近傍の高転位密度層を取り除いて形成されたGaN基板(n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導体層)の裏面(サファイア基板が存在していた側の面)に行って半導体レーザを作製し,該DH構造(活性層を含む窒化物半導体層からなる第2半導体層 )の最上層にはSiO 2 膜を形成し,幅10μmのストライプ状の電流注入用窓を形成し, この上にニッケルと金からなるｐ型電極を形成し,ｐ型電極面で研磨用重しに貼りつけ, GaN基板(n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導体 層)のGa面(第1半導体層の裏面)を研磨(研磨)し,通常,60μm〜100μmの劈開可能 な厚さに仕上げ(厚み加工),チタンとアルミニウムからなるn型電極(n側電極)を前記Ga 面(第1半導体層の裏面)に形成する工程を含む, GaN系半導体発光素子の製造方法(窒化物系半導体素子の製造方法)。」 イ 本件発明1と甲3第二発明との一致点「 n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導 体層の上面上に,活性層を含む窒化物半導体層からなる第2半導体層を形成する第1 工程と, 前記第1半導体層の裏面を研磨することにより厚み加工する第2工程と, その後,前記第1半導体層の裏面上に,n側電極を形成する工程とを備えた窒化物 系半導体素子の製造方法。」 ウ 本件発明1と甲3第二発明との相違点 (ｱ) 相違点6 相違点3と同旨。
(ｲ) 相違点7 相違点4と同旨。
(ｳ) 相違点8 相違点5と同旨。
エ 相違点の判断 (ｱ) 相違点6・7について 相違点3・4と同旨。
(ｲ) 小括 上記(ｱ)から,相違点8の容易想到性について検討するまでもなく,本件発明1は,当業者が甲3第二発明に基づいて容易に発明をすることができたものではない。
オ まとめ 本件発明1が容易に発明できない以上,本件発明1の発明特定事項をすべて含み,更に他の発明特定事項を付加した本件発明2〜本件発明10も,当業者が甲3第二発明に基づいて容易に発明をすることができたものではない。
(7) 無効理由4に対する判断 無効理由3に対する判断と同旨。
(8) 無効理由5に対する判断 ア 甲4発明 甲4には,次の発明(甲4発明)が記載されている(審決が,本件発明1の構成に相当するとした部分を下線と括弧書により明示した部分がある。。
)「 n型GaN基板(n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1 半導体層)を用いた窒化物半導体レーザ素子の製造方法であって, MOCVD法で種基板上に低温バッファ層を550℃で積層し,次に,1050℃の成長 温度でSiをドーピングしながら1μmからなるn型GaN膜を作製し,n型GaN膜を作製 後,MOCVD装置から前記ウエハーを取りだし,スパッター法,CVD法もしくはEB蒸着 法を用いて誘電体膜を100nm形成し,リソグラフィー技術で前記誘電体膜を周期的な ストライプ状パターンに加工し,続いて,前記ストライプ形状に加工した誘電体膜の付い 18 3 たウエハーをHVPE装置中にセットし,成長温度1100℃,Si濃度3×10 /cm ,塩 17 3 素濃度1×10 /cm をドーピングしながら,350μmの塩素ドーピングされたn型Ga N厚膜を積層し,n型GaN厚膜を形成後,ウエハーをHVPE装置から取り出し,研磨機 で前記種基板を剥ぎ取り,n型GaN基板(n型の窒化物系半導体層および窒化物系半導体 基板のいずれかからなる第1半導体層)を作製し, MOCVD装置に,前記n型GaN基板(n型の窒化物系半導体層および窒化物系半導体基 板のいずれかからなる第1半導体層)をセットし,1050℃の成長温度でn型GaNバッファ層 を1μm形成し,次に,1μm の厚さのn型Al0.1Ga0.9Nクラッド層を成長させ,さらに, 厚さ0.1μm のn型GaN光ガイド層を成長させ,n型GaN光ガイド層成長後,基板の温 度を700℃〜800℃程度に下げ,複数の,厚さ4nmのIn0.15Ga0.85N井戸層と厚さ10 nmのIn0.02Ga0.98N障壁層より構成される活性層を成長させ,次に,基板温度を再び 1050℃まで昇温して,20nmの厚みのｐ型Al0.2Ga0.8Nよりなるキャリアブロック層を成 長させ,その後,Mgをドーピングしながら0.1μm の厚さのｐ型GaN光ガイド層を成長 させ,更に,Mgをドーピングしながら0.5μm の厚さのｐ型Al0.1Ga0.9Nよりなるクラッド 層を成長させ,最後に,Mgをドーピングしながら0.1μm の厚みのｐ型GaNよりなるコン タクト層を成長させることにより(活性層を含む窒化物半導体層からなる第2半導体層 )窒化物 半導体レーザ素子を形成し, 前記窒化物半導体レーザ素子を形成したウエハーのGaN基板側(第1半導体層の裏 面)を研磨機により研磨(研磨)して,塩素ドーピングされたGaN基板の厚さを100μmに し(厚み加工),鏡面出しをし,次に,前記研磨によって生じた表面歪み及び酸化膜を除 去してｐ型,n型電極(n側電極)のコンタクト抵抗の低減と電極剥離を防止するために,フ ッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で前記ウエハーをエッチング処理し, ウエハーを裏返しにして,GaN基板側に,Ti(15nm)/Al(150nm)によるn型電極(n 側電極)をリソグラフィー技術でパターン形成し, 次に,結晶成長側の面に粘着シートを貼付し,スクライバーのテーブル上にGaN基 板側を上にして張り付け,真空チャックで固定し,その後,スクライバーのダイヤモンド針 で第A1の割り溝の線幅のほぼ中央が一致するように,深さ5μm,線幅5μm,ピッチ3 00μmの条件で,< 1-1 0 0>方向に一回スクライブし,第B1の割り溝を形成し,続い て,第B1の割り溝と垂直方向(< 1 1-2 0>方向)に深さ5μm,線幅5μm,ピッチ51 0μmの条件で一回スクライブし,第B2の割り溝を形成し,スクライブ後,真空チャックを 解放し,ウエハーをテーブルから外し取り,ブレーキング装置で軽くGaN基板側から第 B2の割り溝に沿ってチップ分割し,エッチングによるレーザ素子のミラー端面を得る, 窒化物半導体レーザ素子の製造方法(窒化物系半導体素子の製造方法)。」 イ 本件発明1と甲4発明との一致点「 n型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第1半導 体層の上面上に,活性層を含む窒化物半導体層からなる第2半導体層を形成する第1 工程と, 前記第1半導体層の裏面を研磨することにより厚み加工する第2工程と, 前記第1工程及び前記第2工程の後,前記第1半導体層の裏面近傍の領域を除去 する第3工程と, その後,前記第1半導体層の裏面近傍の領域が除去された第1半導体層の裏面上 に,n側電極を形成する第4工程とを備えた窒化物系半導体素子の製造方法。」 ウ 本件発明1と甲4との相違点 (ｱ) 相違点9「 前記『第3工程』において,『除去』した『裏面近傍の領域』,及び,該『裏面近傍の領 域』を『除去』した『第1半導体層の裏面の転位密度』が,本件発明1では,『領域』が研 9 -2 磨により発生した転位を含み,『転位密度」が1×10 cm 以下とされるのに対し,甲4 9 発明では,『領域』が研磨により発生した転位を含むかどうかも,『転位密度』が1×10 c m 以下であるかどうかも明らかでない点。」 (ｲ) 相違点10 2「 前記『第1半導体層とn側電極とのコンタクト抵抗』」が,本件発明1では,0.05Ωcm 2 以下とされるのに対し,甲4発明では,0.05Ωcm 以下であるかどうかが明らかでない 点。」 エ 相違点の判断 (ｱ) 相違点9について GaN系材料に電極を形成する際,当該GaN系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する刊行物はない。
甲4発明における第1半導体層の裏面の近傍の除去(エッチング処理)は,研磨によって生じた表面歪み及び酸化膜を除去し,ｐ型,n型電極のコンタクト抵抗の低減と電極剥離を防止するために行うものであるから 【0202】, ( ) 甲4発明に接 した当業者は,電極形成面において研磨により発生した転位は,わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪化させるものではなく,表面歪み及び酸化膜を除去すれば十分であると理解する。
したがって,甲4発明において,当業者が第3工程において,研磨により発生した転位を含む第1半導体層の裏面近傍の領域を除去しようとする動機付けはない。
以上から,相違点9に係る本件発明1の構成とすることは,当業者が容易に想到し得たことではない。
(ｲ) 小括 上記(ｱ)から,相違点10の容易想到性について検討するまでもなく,本件発明1は,当業者が甲4発明に基づいて容易に発明をすることができたものではない。
オ まとめ 本件発明1が容易に発明できない以上,本件発明1の発明特定事項をすべて含み,更に他の発明特定事項を付加した本件発明2〜本件発明10も,当業者が甲4発明に基づいて容易に発明をすることができたものではない。
(9) 結論 原告の主張及び証拠方法によっては,本件発明1〜本件発明10に係る特許を無効とすることはできない。
原告主張の審決取消事由
1 取消事由1(無効理由0についての認定判断の誤り) (1) 周知技術の認定の誤り(その1) 審決は,本件発明の「研磨により発生した転位」は,少なくともその相当部分が加工変質層に含まれることが当業者に周知されていた旨を認定する。
しかしながら,機械研磨による転位は,「少なくともその相当部分」のみならず,そのすべてが加工変質層に含まれていることは,本件優先日当時,当業者に周知されていた。
すなわち, 「加工変質層」とは機械研磨等によって結晶状態が変質した層のことであるところ,本件発明にいう「転位」は機械研磨によって発生した結晶状態が変質した層なのであるから,本件発明にいう「転位」がある部分は「加工変質層」である。また,@甲22(【0008】,A甲57(73頁) ) ,B甲7(15頁),C甲8(95頁,106頁表1.6),D甲25(87頁,88頁Fig.2)及びE甲27(L14Fig.3.)には,機械研磨により発生した転位がすべて加工変質層に含まれていることが記載されている。
甲7:松永正久, 「加工変質層と表面物性」,日本機械学会誌,昭和47年1月,第75 巻,第636号,15頁〜23頁 甲8:佐々木恒孝外3名編集, 「表面工学講座1 表面の構造」,朝倉書店,昭和46 年7月30日,68頁〜117頁 甲22:特開平10-206612号公報 甲25:有田潔外5名, 「プラズマによるウエハ加工変質層の除去技術」,8ｔh Sｙm ｐｏｓiｕm ｏn “Micｒｏjｏining and Aｓｓemblｙ Technｏlｏgｙ in Elecｔｒｏnic ｓ”,Janｕaｒｙ 31-Febｒｕaｒｙ 1,2002,87頁〜92頁 甲27:Kｙｏｙeｏl Lee外1名,“Pｒｏｐeｒｔieｓ ｏf Fｒeeｓｔanding GaN Sｕbｓｔｒaｔeｓ Gｒｏｗn bｙ Hｙdｒide Vaｐｏｒ Phaｓe Eｐiｔaｘｙ(ハイドライド気相成長法により 成長した自立 GaN 基板の特性)”, Jaｐaneｓe Jｏｕｒnal ｏf Aｐｐlied Phｙｓicｓ, 15 Janｕaｒｙ 2001,Vｏl.40,Paｒｔ 2,Nｏ.1A/B,ｐｐ.L13-L15 甲57:阿部孝夫著,「アドバンスト エレクトロニクス シリーズI-5 シリコン 結晶成 長とウェーハ加工」,株式会社培風館,1994年5月20日,62頁〜93頁 (2) 周知技術の認定の誤り(その2) 審決は,加工変質層はエッチング等により相当程度除去できることが周知技術である旨を認定する。
しかしながら,機械研磨で発生した加工変質層をエッチング等ですべて除去しなければならず,かつ, 「相当程度」ではなくすべて除去できることは,本件優先日当時に周知されていた。
このことは,甲2,甲16,甲26,甲7(22頁右欄),甲8(109頁,110頁,70頁),甲24(111頁,図3.10),甲25(87頁,88頁Fig.2),甲27(L14Fig.3.),甲37及び甲66に記載されている。
甲16:国際公開第98/45511号 甲24:志村史夫著,「半導体シリコン結晶工学」,丸善株式会社,平成5年9月30日, 111頁〜114頁 甲26:特開2000-252217号公報 甲37:Kenｓakｕ Mｏｔｏki外15名,“Pｒeｐaｒaｔiｏn ｏf Laｒge Fｒeeｓｔanding Ga N Sｕbｓｔｒaｔeｓ bｙ Hｙdｒide Vaｐｏｒ Phaｓe Eｐiｔaｘｙ Uｓing GaAｓ aｓ a Sｔaｒｔing Sｕbｓｔｒaｔe(出発基板としてGaAｓを用いたハイドライド気相成長法 による大型自立GaN基板の準備)”,Jaｐaneｓe Jｏｕｒnal ｏf Aｐｐlied Phｙｓic ｓ,15 Febｒｕaｔｙ 2001,Vｏl.40,Paｒｔ 2,Nｏ.2B,ｐｐ.L140-L143 甲66:特開昭63-122179号公報 (3) 周知技術の認定の誤り(その3) 審決は,@本件発明1の第1工程に相当する工程と,A本件発明1の第2工程に相当する工程と,Bその後,半導体層又は半導体基板の裏面上にn側電極を形成する工程とを備えた窒化物系半導体素子の製造方法は,周知技術ではない旨を認定する。
しかしながら,甲9には,本件発明1の第1工程に相当する工程(【0040】, )本件発明1の第2工程に相当する工程(【0039】,その後,半導体層又は半導体 )基板の裏面上にn側電極を形成する工程(【0041】,以上が,窒化物半導体素子 ) の製造方法であること 【0042】 が記載されている。
( ) 以上の工程・製造方法は,本件明細書においても従来技術として記載されているものである(【0006】【0007】。さらに,少なくとも,甲3( ) 【請求項56】【0187】【0189】【0212】〜【0216】,甲31( ) 【請求項6】 【0016】 【0020】 【0021】【0023】〜【0027】)及び甲38(【0043】 【0049】〜【0051】)を以上の工程・製造方法を記載するものとして挙げることができる。
甲9:特開2001-148357号公報 甲31:特開平11-340510号公報 甲38:特開2001-192300号公報 (4) 小括 以上によれば,無効理由0に係る審決の認定判断には,誤りがある。
2 取消事由2(無効理由5についての認定判断の誤り) (1) 相違点9の認定の誤り 甲4発明の認定については争わない。
審決は,甲4発明の除去された裏面近傍の領域に,研磨により発生した転位を含むかどうか明らかではない点を相違点9の中に含める認定をした。
しかしながら,甲4発明の除去された裏面近傍の領域には,研磨により発生した転移を含む。なぜなら,甲4のエッチング処理は,機械研磨後に行われているところ(【0040】,機械研磨によって転位が生じるのであるから(審決自身がその旨 )の認定をしている。,甲4の鏡面出し後のエッチングで除去している領域に,機械 )研磨による転位が含まれているのは明らかである。そして,鏡面出しがされた後の基板には,転位を含む原子レベルの結晶欠陥しか残っていないことは,被告自身が認めていることである(甲68〔27頁,31頁〕。
) 以上のとおり,審決の相違点9の認定には,誤りがある。
(2) 相違点9の判断の誤り ア 実質的な相違点であるか否か 「歪み層」は,加工変質層の最も深い部分に存在し(甲24の図3.10),歪み層より深い部分は完全結晶層であり,元の基板の状態である。完全結晶層の転位密 6 -2度は,1×10 cm 以下程度である(甲37〜39)。甲4発明では,エッチングにより「表面歪み」を除去しているところ, 「表面歪み」は「歪み層」と同義であるから, 「表面歪み」を除去しているということは,加工変質層をすべて除去することを意味する。
本件発明の「研磨により発生した転位」はすべて加工変質層に含まれるから,加工変質層をすべて除去すれば,本件発明の「研磨により発生した転位」もすべて除去され,基板の転位密度は元の基板の転位密度に戻ることになる。
したがって,相違点9は,実質的な相違点ではない。
イ 転位の除去に関する記載 審決は,GaN系材料に電極を形成する際,当該GaN系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する文献はないと認定する。
しかしながら,電気的特性に悪影響を及ぼす加工変質層をすべて除去すべきであることは周知技術であるところ(審決もその旨の認定をする。,この周知技術は, )半導体の組成や場所にかかわらない加工変質層全般に関するものであるから,GaN系材料に電極形成する際に適用ができなくなるものではない。結局,GaN系材料に電極を形成する際に電極形成面の加工変質層を除去することは,加工変質層をすべて除去するという周知技術の一態様にすぎない。
7 -2 なお,甲2には,機械研磨とエッチングを行って転位密度を10 cm より低い値とした面を用意し電極を形成したとの記載があるから,機械研磨により転位が発生し,エッチングによってその転位が除去され,その面に電極が形成されているとい うことは,甲2に記載されているに等しい事項である。
したがって,審決の上記認定には,誤りがある。
ウ 当業者の甲4発明に対する理解 審決は,甲4発明に接した当業者は,電極形成面において研磨により発生した転位は,わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪化させるものではないので,表面歪み及び酸化膜を除去すれば十分であると理解すると認定する。
しかしながら, 上記(1)のとおり,甲4発明でエッチングを行っている領域は,転位を含む原子レベルの結晶欠陥しか残っていない領域であるから,このエッチングにより転位が除去されているのであって,甲4発明がこの領域の転位を除去しようとしていないものではない。
エ 容易想到性 甲4発明は,コンタクト抵抗の低減を目的としてエッチングを行っているところ,加工変質層が電気的特性(コンタクト抵抗が含まれる。 に悪影響を与えること及び )加工変質層をすべて除去すべきことが周知であった以上,甲4発明において,コンタクト抵抗を低減させるため,当該周知技術を踏まえて加工変質層をすべて除去するとすることは,当業者が極めて容易になし得た。
仮にそうでないとしても,甲4は,「表面歪み」 がコンタクト抵抗増大という問題を生じさせることを認識し,その上で「表面歪み」を除去しているのであるから(【0202】, )「表面歪み」を確実に除去し得るだけの十分な量のエッチング(コンタクト抵抗が十分に低減するだけのエッチング)を行うことは容易である。
オ 小括 以上のとおりであるから,審決の相違点9に対する判断には,誤りがある。
2-2 相違点10について (1) 設計的事項 本件発明は,コンタクト抵抗値を実現する方法を限定するものではないから,そのコンタクト抵抗値は,本件発明が規定する転位密度を充足すればよく,これは,キャリア濃度や電極材料の選択等の適宜の設計によって達成すれば足りる。
(2) 容易想到性 コンタクト抵抗が,キャリア濃度の調整や電極材料の選択等によって低減させ得 -5 2ることは周知技術である。甲9にコンタクト抵抗が1×10 Ω・cm 以下という低いコンタクト抵抗値を有する発明が開示されているとおり,本件優先日当時において, 20.05Ωcm 以下というコンタクト抵抗値が既に得られていたから(甲5, 31, 6, 243),0.05Ωcm 以下というコンタクト抵抗を得ることは容易である。
(3) 小括 以上からすると,相違点10に係る構成は,当業者において容易に想到し得る。
3 取消事由3(無効理由1についての認定判断の誤り―その1) (1) 甲2発明の認定の誤り 審決は,前記第2,3(4)アのとおりに甲2発明を認定したが,甲2には,Ga面にn電極を形成した発明(甲2第一発明)とN面にn電極を形成した発明(甲2第二発明)の2つの発明が記載されている。
甲2第一発明は,次のとおりである。
【a】平滑なエピレディ表面を得るためn型GaN基板におけるGa面とN面の両方を機械 7 -2研磨とドライエッチ処理してGa面およびN面ともに代表的な転位密度を10 cm よりも低くする工程と,【b】その後,n型GaN基板のGa面とN面にTi/Al電極を形成する工程と,を備え, -5 2【c】Ga面上に形成されたTi/Al電極の接触抵抗値を2×10 Ωcm とする,【d】n型GaNからなるショットキーダイオードの製造方法。
(2) 相違点の認定の誤り 審決は,前記第2,3(4)ウのとおりに相違点1・2を認定したが,甲2からは, 甲2第一発明のショットキーダイオードの接触抵抗値(コンタクト抵抗)が,2×1-5 20 Ωcm であることが読み取れるから(訳文3頁5〜7行目,16〜17行目),相違点2は一致点である。
本件発明1と甲2第一発明との間に相違点1があることは認める。
(3) 相違点1の判断の誤り ア 電極の除去及び第2半導体層の形成 審決は,甲2発明において,当業者がGa面上に形成したTi/Al電極を除去し,Ti/Al電極が除去されたGa面上に改めて第2半導体層を形成する動機付けはないと判断する。
しかしながら,甲2が基板の両面にTi/Al電極を形成したGaN試料を作製しているからといって,甲2に接した当業者には,そのようなGaN試料しか読み取れないものではない。当業者は,甲2から,レーザダイオードや発光ダイオードの作製においても用いることのできる,GaN基板の電極形成面をエッチングして電極を形成する技術を認識する。
したがって,動機付けがある。
イ 第3工程の必要性 審決は,研究目的の甲2発明における機械研磨とドライエッチ処理を,光電子デバイスの製造過程においても用いる動機付けはないと判断する。
しかしながら,相違点1は,第1工程に係るものであるから,第3工程に係る機械研磨とドライエッチ処理を用いる動機付けの有無は,第1工程が容易想到か否かということとは無関係である。まして,第3工程は,本件発明1と甲2発明との一致点と審決が認定するところである。
したがって,動機付けがある。
ウ 小括 以上のとおり,審決の相違点1の判断には,誤りがある。
4 取消事由4(無効理由1についての認定判断の誤り―その2) (1) 甲2発明の認定の誤り 甲2第二発明は,次のとおりである。
【a】平滑なエピレディ表面を得るためn型GaN基板におけるGa面とN面の両方を 7機械研磨とドライエッチ処理してGa面およびN面ともに代表的な転位密度を10 cm よりも低くする工程と,【b】その後,n型GaN基板のGa面とN面にTi/Al電極を形成する工程と,を備え,【c】GaN/AlNヘテロ構造における逆向きのピエゾ電界により,n型GaN基板のN面上の電極は,非線形の電流-電圧曲線を示し,1eVを超える高いショットキー障壁が測定された,【d】n型GaNからなるショットキーダイオードの製造方法。
(2) 相違点1の判断の誤り 本件発明1と甲2第二発明との間に相違点1・2があることは認めるが,上記3(3)のとおり,審決の相違点1の判断には,誤りがある。
5 取消事由5(無効理由3の1についての認定判断の誤り) (1) 相違点3・4の判断の誤り ア 転位の除去に関する記載 審決は,GaN系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する刊行物はないと認定するが,その認定が誤りであることは,前記2(2)イのとおりである。
イ 当業者の甲3第一発明に対する理解 審決は,甲3第一発明において,当業者が,第1工程及び第2工程の後,研磨により発生した転位を含む第1半導体層の裏面近傍の領域を除去しようとする動機付 けはないと判断する。
しかしながら,甲3第一発明は,転位が少ないGaN基板等を作製し半導体レーザ等を得ることを目的とする発明であるから(【請求項35】〜【請求項39】【請求項40】 【請求項58】 【0017】 【0227】【0229】,電極形成面の転位 , )を除去する動機付けが存在し,また,甲3の「研磨」の意味も,転位の除去を含む方法であると当然に理解する(【請求項36】【0136】【0195】 。
) 仮に,甲3第一発明では転位を除去していないとしても,転位が電気的特性の悪化を招くことが周知であった以上,甲3第一発明において,当業者は,電気的特性をより向上させるために転位を除去することが動機付けられる。
また,仮に,甲3第一発明に接した当業者が電極形成面の転位を除去する必要がないと理解したとしても,甲3第一発明を実施すれば電気的特性が悪化していることが判明するから,やはり,当業者は,電気的特性をより向上させるために転位を除去することが動機付けられる。
(2) 小括 以上のとおり,審決の相違点3・4の判断には,誤りがある。
6 取消事由6(無効理由3の2についての認定判断の誤り) (1) 相違点6・7の判断の誤り 上記5(1)と同旨。
(2) 小括 以上のとおり,審決の相違点6・7の判断には,誤りがある。
7 取消事由7(無効理由4についての認定判断の誤り) (1) 相違点3・4・6・7の判断の誤り 甲3第一発明及び甲3第二発明における「研磨」は,いずれも,転位を除去する工程を含むものである。
確かに,甲3には,「研磨」を「常法」によるとしか記載されていない(【0183】。当時の研磨の常法とは,例えば,機械研磨であれば,甲37に示されるよう ) 5 -2な方法と考えられるが,それでも,転位密度は5×10 cm である(訳文8頁)。また,当時のGaN結晶の研磨技術として,例えば,CMP(Chemical Mechanical Pｏliｓhing)も挙げられるが,本件優先日当時,転位が発生しない条件が既に知られていた(甲16,31,42)。
5 -2 そうすると,いずれにせよ, 「常法」に従い転位密度を5×10 cm とできるのであるから,相違点3・4・6・7は,実質的には相違点ではない。
仮に,実質的な相違点であるとしても,甲3の「常法」による研磨としての甲37の方法又は転位を発生させないCMPを適用することは,当業者において容易になし得た。
(2) 小括 以上のとおり,審決の相違点3・4・6・7の判断には,誤りがある。
被告の反論
1 取消事由1(無効理由0についての認定判断の誤り)に対して (1) 周知技術の認定の誤り(その1)に対して 「加工変質層」という言葉を,機械加工によって結晶の構造に何らかの変化が生じた層と定義すれば,機械研磨によって生じた転位を含む層は, 「加工変質層」の定義に含まれる。しかしながら,これは単なる言葉遣いの問題にしかすぎない。審決は,表現の慎重を期して「少なくとも」としているだけであり,その技術常識の認定に誤りがあるわけではない。
(2) 周知技術の認定の誤り(その2)に対して 一般に,GaN系半導体材料や金属を機械研磨すると加工変質層が形成され,転位が発生することが技術常識であるこことは認める。
しかしながら,発生した転位が特定の技術課題の原因になるかどうかは,全く別 問題である。GaN基板の機械研磨された電極形成面においてコンタクト抵抗が増大する原因が転位であるということは,本件発明によって初めて認識された技術課題である。したがって,加工変質層の除去という解決手段に共通するところがあっても,加工変質層を除去すべき技術課題が異なる文献を示すだけでは,本件発明の技術課題や解決手段が先行文献に顕れているとはいえない。
(3) 周知技術の認定の誤り(その3)に対して 無効理由0は,特定の引用例を含まないという趣旨でされた無効理由であるから,甲9を実質的な主引用例として用いるのは,主張として失当である。
(4) 小括 以上によれば,無効理由0に係る審決の認定判断には,誤りはない。
2 取消事由2(無効理由5についての認定判断の誤り)に対して (1) 相違点9の認定の誤りに対して 相違点の認定は,引用発明に本件発明の技術思想が記載されているかどうかを対比するのであって,技術常識であっても,引用文献にそのことを意識した記載がなければ,相違点を構成する。
甲4には, 「このエッチング処理は,研磨によって生じた表面歪み及び酸化膜を除去し」と記載されているだけであり【0040】, ( )研磨により転位が生じることも,エッチング処理により研磨で生じた転位を除去することも全く記載されていない。
転位がコンタクト抵抗の増大という技術課題の原因となることの認識がなければ,転位をその課題の下に除去する理由が出てこない。
したがって,機械研磨によって転位が生じることが技術常識であっても,甲4発明が,機械研磨で生じる転位を除去することを目的とする発明になるわけではない。
以上のとおり,審決の相違点9の認定には,誤りはない。
(2) 相違点9の判断の誤りに対して ア 実質的な相違点であるか否か 原告の引用する甲24の記載がそのままGaN半導体に関する甲4発明に当てはまるとする理由はない。また,甲4の「表面歪み」は研磨表面における歪みであるのに対し,甲24の「歪み層」は,加工(研磨)面から最も離れた深い位置の加工変質層であり,両者は異なる。甲4発明は, 「表面歪み」を認識するものではあるが,それ以外の加工変質層の存在までをも認識しているものではない。
したがって,相違点9は,実質的な相違点である。
イ 転位の除去に関する記載 原告は,除去する必要性が認識されていなくても,加工変質層はすべて除去するのが周知技術であると主張するが,そのような周知技術の存在は証明されていない。
文献に加工変質層の除去の記載があるときは,当該加工変質層の除去の必要性が認識されているのである。必要がないのにコストをかけて除去工程を行うことを記載する文献は存在しない。
7 -2 また,甲2において,機械研磨とエッチングを行って転位密度を10 cm より低い値としたのは,Ga面とN面において,その結晶極性以外の表面の条件を同一にするためである。甲2には,転位がコンタクト抵抗増大の原因であることの記載も,転位を除去すればコンタクト抵抗を下げることができるとの記載もない。
したがって,審決の認定には,誤りはない。
ウ 当業者の甲4発明に対する理解 甲4発明は,表面歪みや酸化膜がコンタクト抵抗を増大させるとの認識の下に,これらを除去するものであって,転位がコンタクト抵抗を増大させると認識の下に転位を除去しようとするものではない。
9 -2 GaN基板の電極形成面において,鏡面仕上げをしてもなお存在する1×10 cmを超える程度の転位がコンタクト抵抗増大の原因となることは,容易に分かることではない。
エ 容易想到性 加工によって完全結晶から少しでも変化した加工変質層は,除去の必要性が認識 されていなくても完全に除去するのが技術常識などとはいえないのであり,甲4発明とこの技術常識とを組み合わせるような無効理由は成立しない。
オ 小括 以上のとおりであるから,審決の相違点9に対する判断には,誤りはない。
2-2 相違点10について 原子レベルの結晶欠陥である転位がコンタクト抵抗を増大させる原因となることを解明して,これに基づき本件発明1の第3工程を含むよう構成しなければ,GaN基板裏面を機械研磨して作製された半導体素子において,更に裏面近傍の領域を除 9 -2去して転位密度を1×10 cm 以下にすることも,また,コンタクト抵抗を0.05Ωc 2 2m 以下にするよう構成することもできない。この0.05Ωcm 以下というコンタクト抵抗値が,GaN系青色レーザ素子としてベストモードではない数値であっても,本件発明1の第3工程を含まない製造方法では実現できない数値であることに変わりはない。
3 取消事由3(無効理由1についての認定判断の誤り―その1)に対して (1) 甲2発明の認定の誤りに対して 原告の意図に従うとしても,甲2第一発明(Ga面にn電極)は,次のとおりに認定すべきである。
【a】n型GaN半導体基板のN面上にTi/Al電極を形成する第1工程と,【b】平滑なエピレディ表面を得る目的で,Ga面を機械研磨する第2工程と,【c】その後,平滑なエピレディ表面を得る目的でGa面近傍の領域をエッチングし 7 -2て,Ga面の転位密度を10 cm よりも低くする第3工程と,【d】n型GaN基板のGa面上にTi/Al電極を形成する第4工程を備え, -5 2【e】Ga面とTi/Al電極の接触抵抗値を2×10 Ωcm とする,【f】n型GaNからなるショットキーダイオードの製造方法。
(2) 相違点の認定の誤りに対して 明らかに争わない。
(3) 相違点1の判断の誤りに対して ア 電極の除去及び第2半導体層の形成 甲2は,GaN基板のGa面とN面の各々の上に電極を形成して,各面の結晶極性が電極の電気特性に与える影響を調べることを目的とした研究論文である。甲2に活性層を有する半導体素子の製造方法の記載は全く存在せず,本来,主引用例として用いるべきものではない。このようなものを主引用例とすれば,甲2第一発明から本件発明1とするために,いったん形成した電極を除去せざるを得ないようなことが生じるのである。
したがって,動機付けはない。
イ 第3工程の必要性 甲2第一発明は,実験サンプルの結晶極性以外の表面条件を一定にするため,機 7 -2械研磨とエッチングにより平滑なエピレディ表面を形成したものであり,10 cmより低い転位密度というのは,そのことを確認したとの意味しか有しない。これに対し,本件発明1のGaN系半導体素子の製造工程において,このような実験条件のコントロールのための工程を行う理由は存在しない。したがって,甲2第一発明と本件発明1において,形式的には第3工程は一致しているが,その技術的意義は異なる。審決はそのような甲2第一発明と本件発明1とが基本的に異なることをいったものと解される。
したがって,動機付けはない。
ウ 小括 以上のとおり,審決の相違点1の判断には,誤りはない。
4 取消事由4(無効理由1についての認定判断の誤り―その2)に対して (1) 甲2発明の認定の誤りに対して 原告の意図に従うとしても,甲2第二発明(N面にn電極)は,次のとおりに認定すべきである。
【a】n型GaN半導体基板のGa面上にTi/Al電極を形成する第1工程と,【b】平滑なエピレディ表面を得る目的で,N面を機械研磨する第2工程と,【c】その後,平滑なエピレディ表面を得る目的でN面近傍の領域をエッチングし 7 -2て,N面の転位密度を10 cm よりも低くする第3工程と,【d】n型GaN基板のN面上にTi/Al電極を形成する第4工程を備え,【e】N面上のTi/Al電極は1eVを超える高いショットキー障壁が測定される,【f】n型GaNからなるショットキーダイオードの製造方法。
(2) 相違点1の判断の誤りに対して 上記3(3)のとおりであり,審決の相違点1の判断には,誤りはない。
5 取消事由5(無効理由3の1についての認定判断の誤り)に対して (1) 相違点3・4の判断の誤りに対して ア 転位の除去に関する記載 前記2(2)イのとおり,審決の認定には誤りはない。
イ 当業者の甲3第一発明に対する理解 甲3の「転位」【0017】 ( 【0195】)は,GaN結晶膜やウエーハの製造過程において生じる転位等について述べているのであり 【0019】 ( 【0039】 【0 〜058】【0060】【0136】【図1】【図4】,電極形成面に機械研磨によって )生じた転位ではない。また,甲3には,研磨によって生じた転位の除去の必要性が何ら記載されていないから,甲3の「研磨」が転位の除去を含むとする根拠はない。
原告は,仮に,甲3第一発明では転位を除去していないとしても,転位は電気的特性の悪化を招くことが周知であった以上,甲3第一発明において,当業者は,電気的特性をより向上するために転位を除去することが動機付けられる旨を主張するが,機械研磨によって生じる転位について,その転位を除去する周知技術はない。
(2) 小括 以上のとおり,審決の相違点3・4の判断には,誤りはない。
6 取消事由6(無効理由3の2についての認定判断の誤り)に対して (1) 相違点6・7の判断の誤りに対して 上記5(1)と同旨。
(2) 小括 以上のとおり,審決の相違点6・7の判断には,誤りはない。
7 取消事由7(無効理由4についての認定判断の誤り)に対して (1) 相違点3・4・6・7の判断の誤りに対して 甲3の「常法」が,甲37の方法であるとする根拠はない。甲3では,サファイア基板,下地結晶層,選択成長用マスクを研磨除去した後のGaNエピタキシャル層の表面を研磨しているが 【0183】, ( ) 甲37のような基板表面の仕上げをすることは記載も示唆もされていない。甲3において甲37のような表面仕上げを行う必然性もなく,甲3に表面仕上げについての特別な記載がない以上,甲3が甲37に記載された転位密度を有していると解する根拠はない。また,サファイア基板,下地結晶層,選択成長用マスクの研磨除去は,粗い研磨条件を使用できるから,CMPではなく通常の機械研磨を,GaNエピタキシャル層が現れた状態における研磨は,精細な研磨条件による機械研磨で鏡面仕上げをするのが,それぞれの常法である。
(2) 小括 以上のとおり,審決の相違点3・4・6・7の判断には,誤りはない。
当裁判所の判断
1 本件発明について 本件明細書(甲1)によれば,本件発明は,次のとおりの発明と認められる。
本件発明は,窒化物系半導体素子の製造方法に関し,特に,電極を有する窒化物系半導体素子の製造方法に関する。【0001】 ( ) 従来,窒化物系半導体層との格子定数の差が小さいGaN基板などの窒化物系半導体基板を用いた窒化物系半導体レーザ素子が提案されているが,n型GaN基板の硬度が非常に大きいので,劈開により素子分離及び共振器端面の形成を良好に行うのが困難であるという不都合がある。このような不都合に対処するため,劈開工程の前にn型GaN基板の裏面を機械研磨して,n型GaN基板の裏面の凹凸の大きさを小さくする方法が提案されている。【0004】 ( 【0008】) しかしながら,この方法でも,n型GaN基板の裏面を機械研磨する際に,n型GaN基板の裏面近傍に応力が加わるため,n型GaN基板の裏面近傍にクラックなどの微細な結晶欠陥が発生するという不都合がある。その結果,n型GaN基板と,n型GaN基板の裏面(窒素面)上に形成されたn側電極とのコンタクト抵抗が増加するという問題点があった。 【0009】 ( ) 本件発明の目的は,窒化物系半導体基板などの窒素面と電極とのコンタクト抵抗を低減することが可能な窒化物系半導体素子の製造方法を提供することである。
(【0011】) 本件発明の窒化物系半導体素子の製造方法は,前記第2,2のとおりである。この製造方法では,n型の窒化物系半導体層又は窒化物系半導体基板のいずれかからなる第1半導体層の裏面をエッチングすることによって,研磨工程などに起因して発生した第1半導体層の裏面近傍の結晶欠陥を含む領域を除去することができるので,これにより,結晶欠陥による電子キャリアのトラップなどに起因する電子キャリア濃度の低下を抑制することができ,その結果,第1半導体層とn側電極とのコンタクト抵抗を低減することができる。【0015】 ( ) 2 本件発明のn側電極と第1半導体層とのコンタクト抵抗は,0.05Ωcm 以下であり,こうすることによって,n側電極と第1半導体層とのコンタクト抵抗が低減された良好な素子特性を有する窒化物系半導体素子を得ることができる。
(【0024】 【0025】) 本件発明の第1半導体層のn側電極との界面近傍における転位密度は,好ましく 9 -2は1×10 cm 以下とする。このように構成すれば,第1半導体層のn側電極との界面近傍における結晶欠陥(転位)を低減することができるので,第1半導体層のn側電極との界面におけるコンタクト抵抗を低減することができる。 【0027】 ( ) 本件発明の一実施形態による窒化物系半導体レーザ素子の製造プロセスは,次のとおりである。
まず,ウルツ鉱構造を有する酸素ドープのn型GaN基板1を形成する。n型GaN基板1は,本件発明の第1半導体層の一例である。【0042】 ( ) そして,n型GaN基板1の( 0 0 0 1)面である上面(Ga面)上に,n型バッファ層2と,n型クラッド層3と,MQW活性層4と,ｐ型クラッド層5と,ｐ型コンタクト層6とを順次形成する。【0043】 ( )【図5】 次に,機械研磨装置30を用いて,n型GaN基板1の( 0 0 0-1)である裏面(窒素面)をn型GaN基板1の厚みが約120μm〜約180μmになるまでを機械研磨する。【0046】 ( 【0047】) 【図3】 この後,反応性イオンエッチング(RIE)法により,n型GaN基板1の裏面(窒素面)を,約20分間エッチングする。これにより,n型GaN基板1の裏面(窒素面)を約1μmの厚み分だけ除去する。【0048】 ( ) ここで,エッチング前後におけるn型GaN基板1の裏面の結晶欠陥(転位)密度を,TEM(Tｒanｓmiｓｓiｏn Elecｔｒｏn Micｒｏｓcｏｐe)分析により測定したところ, 10 -2エッチング前には1×10 cm 以上であった結晶欠陥密度が,エッチング後には1 6 -2×10 cm 以下にまで減少していることが判明した。【0049】 ( ) この後,n型GaN基板1の裏面(窒素面)上に,n型GaN基板1の裏面に近い方から順に,6nmの厚みを有するAl膜と,2nmの厚みを有するSi膜と,10nmの厚みを有するNi膜と,300nmの厚みを有するAｕ膜とからなるn側電極8を形成する。【0052】 ( ) 最後に,劈開により,素子分離及び共振器端面の形成を行うことによって窒化物系半導体レーザ素子が完成される。【0053】 ( ) 2 取消事由2(無効理由5に関する認定判断の誤り)について 事案にかんがみ,取消事由2から検討する。
(1) 相違点9の認定の誤りの有無について 本件発明1及び甲4発明の認定については,当事者間に争いがなく,審決は,相違点9を「前記『第3工程』において,『除去』した『裏面近傍の領域』,及び,該『裏面近 傍の領域』を『除去』した『第1半導体層の裏面の転位密度』が,本件発明1では,『領域』 9 -2が研磨により発生した転位を含み,『転位密度」が1×10 cm 以下とされるのに対し,甲 94発明では,『領域』が研磨により発生した転位を含むかどうかも,『転位密度』が1×10 cm 以下であるかどうかも明らかでない点。」と認定する。
これに対し,原告は,甲4発明の除去された裏面近傍の領域には,研磨により発生した転位を含むから,この点は相違点ではない旨を主張するので,以下,検討する。
ア 甲4の記載 甲4には,次の記載が認められる。
「 次に,MOCVD装置に,前記n型GaN基板600をセットし,1050℃の成長温度でn型GaNバッフ ァ層601を1μm形成した。･･･」(【0193】) 「 次に,1μm の厚さのn型Al0.1Ga0.9Nクラッド層602を成長する。さらに,厚さ0.1μm のn型GaN 光ガイド層603を成長する。n型GaN光ガイド層603成長後,基板の温度を700℃〜800℃程度に 下げ,複数の,厚さ4nmのIn0.15Ga0.85N井戸層と厚さ10nmのIn0.02Ga0.98N障壁層より構成さ れる活性層604･･･を成長する。･･･次に,基板温度を再び1050℃まで昇温して,20nmの厚みのｐ 型Al0.2Ga0.8Nよりなるキャリアブロック層605を成長する。･･･」(【0194】)「 その後,Mgをドーピングしながら0.1μm の厚さのｐ型GaN光ガイド層606を成長する。更に,M gをドーピングしながら0.5μm の厚さのｐ型Al0.1Ga0.9Nよりなるクラッド層607を成長する。最後に, Mgをドーピングしながら0.1μm の厚みのｐ型GaNよりなるコンタクト層608を成長した。」(【0195】)「 以下に,上記窒化物半導体レーザ素子を形成したウエハーのチップ分割について図10〜図12を 説明する。ここで結晶成長側とは,基板側に対する反対側を指すものとする。」(【0201】)「 まず,上記ウエハーのGaN基板側を研磨機により研磨して,塩素ドーピングされたGaN基板の厚 さを100μmにし,鏡面出しをする。次に,フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で,前 記ウエハーをエッチング処理する。このエッチング処理は,研磨によって生じた表面歪み及び酸化膜 を除去してｐ型,n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。」(【0202】)「 ･･･ウエハーを裏返しにして,GaN基板側に,Ti(15nm)/Al(150nm)によるn型電極をリソグラフ ィー技術でパターン形成する。･･･」(【0206】) イ 加工変質層と転位 (ｱ) 各文献の記載 下記文献には,次の記載が認められる。
@ 甲7「2.金属の加工変質層 2・1 金属の加工変質層の種類 現在加工変質層として知られているもののうち主要の ものをつぎにあげる。
･･･ (U)組織の変化による変質 ･･･,(3) 転位密度の上昇,･･･」(15頁左欄17〜26行目)「3. 半導体の加工変質層と表面物性 3・1 概論 電子機器材料として用いられるSi,Geなどの半導体は高純度と結晶の 完全性とが要求される上にその性質が格子欠陥・結晶構造などによって敏感に影響されるい わゆる“構造敏感”な材料であるので,加工変質層が存在すれば,その電気特性に大きな影 響を及ぼすことは当然である。このような研究の大部分は半導体研究の初期においておこな われ,加工変質層が有害であることが判明した後は,エッチングによって除去すること,ま たは加工変質層を生じない加工法を検討することに主力がむけられ,加工変質層の影響に関 する研究はほとんど行われていないようである。(19頁左欄3〜15行目) 」「5. その他の材料の加工変質層と表面物性 すべての材料は加工されれば加工変質層が生じ,なんらかの形で物性に影響を及ぼしてい るはずである。(22頁右欄7〜9行目) 」 A 甲8「1.3 加工変質層 1.3.1 緒言 固体を工業上の目的に使用するためには,その材料に対してなんらかの加工をほどこさな ければならない。･･･加工のとき作用する力,発生する熱,外気の作用,新生面効果などによ って材料はなんらかの変化をうけ,表面には内部とは違った層を形成する。このような層を 加工変質層とよんでいる。最近において,加工変質層の研究は半導体を中心にして飛躍的な 進歩がみられた。半導体材料には単結晶が多いので,これらの結果は半導体製品の性質の向 上に対して重要である･･･。
加工変質層の分類について筆者は次のように考えている。
･･･ (U)組織の変化による変質 ･･･ (3) 転位密度の上昇」(69頁2〜21行目)「1.3.2 加工変質層の測定法 ･･･ (7) 転位密度 透過型電子顕微鏡 ･･･ 」(70頁)「1.3.11 半導体材料の加工変質層 (a) まえがき 最近,電子機器材料として使用される半導体はたとえばGe,Si,GaAｓ, GaSb,InAｓ,InSb,LiTaO3,LiNbO3,TeO2,各種フェライトなど多岐にわたり,これらの 材料の加工機構の究明・製品の性能向上などをはかるために加工変質層の研究が必要であ る。(96頁5〜9行目) 」 B 松永正久外3名編,「エレクトロニクス用結晶材料の精密加工技術」,株式会社サイ エンスフォーラム,昭和60年1月30日,577〜584頁(甲18)「2. 加工変質層とその検出方法 … ここでは単結晶を対象とした機械加工を考えてみる。
… 以上を種々のこれまでの観察や実験結果を総合しモデル図化すると図-3のようになる。
完全結晶をベースにして考えたが,非晶質や多結晶についてもそれぞれ同様なモデルをもと に考えればよいであろう。(578頁右欄17行〜579頁左欄3行目) 」 C 河東田隆編著,「半導体評価技術」,産業図書株式会社,1989年2月28日,8〜9頁,18〜21頁,38〜43頁,72〜73頁,98〜105頁,142〜147頁(甲47・56)「 ウエハに加工された結晶表面は,加工中の機械的損傷汚染を受けている。･･･ウエハ表面, 裏面の機械的損傷によって生じた転位などの結晶欠陥は,たび重なる熱処理プロセスによっ て増殖,移動することにより,ウエハに複雑なそりを引き起こす。このため,できるだけ初 期段階に機械的損傷,転位を評価して,その除去を図る必要がある。(9頁1〜6行目) 」「 4.4.2 電極形成の手順 典型的なオーム性接触の形成の手順を･･･示す。まず機械的損傷層を除去するために,化学 エッチングを行う(基板の前処理)。… つぎに真空蒸着法などによってオーム性電極金属を半導体上に堆積させる。(143頁下 」 2行〜146頁8行目) D 甲22「 ･･･機械的な表面研磨法はマイクロクラックの進展等を利用するものであり,CVD-SiC膜 表面に凹凸を形成している結晶を削り取るための物理的な衝撃(以下「物理的加工力」とい う)により,鏡面加工面及びその直下部分における原子配列が著しく乱れて,加工歪みや結 晶内転位等を伴ういわゆる加工変質層を形成することを確認した。( 」【0008】) E 甲57「 加工変質層には大きく分けてクラック,アモルファス,転位,鏡面ウェーハの表面層の乱 れがある。(73頁下から6〜5行目) 」 F 甲24「 ブロック切断,外径研削,スライシング,ラッピングの機械加工プロセスを経たシリコン ウエーハは表面にダメージ層すなわち加工変質層を有している。加工変質層はデバイス製造 プロセスにおいてスリップ転位などの結晶欠陥を誘発したり,ウエーハの機械的強度を低下 させ,また電気的特性に悪影響を及ぼすので完全に除去しなければならない。機械加工プロ セスを経た単結晶表面に導入される加工変質層は,図3.10に模式的に示されるように,非 晶質層,多結晶層,モザイク層,クラック層,そして歪み層を含むと考えられる。加工変質 層の深さは加工条件によって異なる。(111頁2〜8行目) 」「 機械加工プロセスでシリコンウエーハに導入された加工変質層は化学エッチング･･･によ って完全に除去される。(111頁下から2〜1行目) 」 G 甲25「 ICカードやスタックドパッケージに代表される薄型パッケージにおいては,基板等の周 辺部材の厚みを薄くすると同時に,シリコンウエハ自体の厚みも薄くする必要がある。この ようなウエハの薄型化においては,機械的な研削加工でウエハ厚みを100μmもしくはそ れ以下まで薄くしなければならない。
ウエハの薄型加工は主にウエハを機械的に研削する『グラインディング工程』と,グライ ンディング時にウエハに導入されたマイクロクラック等を含むストレス層(加工変質層)を 除去する『ストレスリリーフ工程』から成っている。この加工変質層はウエハの反りやクラ ック発生の原因となるため,グラインディング処理後にはストレスリリーフ処理により完全 に除去されなくてはならない。(87頁左欄2〜15行目) 」 H 甲16「 …六角形の板状形状のGaN結晶は,本発明で説明される方法で準備される。…最初に, 表面は,ダイヤモンド・マイクロパウダーを使って機械的に研磨され…る。…その研磨は, 数ミクロン厚の,高い転位密度である高結晶欠陥の隣接層を生成する。(訳文2頁下6行〜 」 3頁2行目) I 特開2000-252217号公報(甲26)「 ･･･完全な表面を有するGaN単結晶基板1を研磨工程によって創出することは大変難し い。なぜならば,研磨時に基板表面にダメージが導入されるからである。このダメージを含 む加工変質層はデバイスの特性に悪影響を与える。( 」【0044】) J 甲27 GaNを研磨したことによって発生したダメージ層のTEM(透過電子顕微鏡)写真が掲載されており、ダメージ層として黒い線状の結晶欠陥が写っている(L14左の写真,訳は,甲27添付訳文,弁論の全趣旨による。。
) K 甲31「 ･･･GaN単結晶膜の表面を数10μm程度ラッピングし,結晶成長工程により生じたGa N単結晶膜の厚み不均一を除去した。まず,…サファイア基板20を削って,…,ひき続い て,…GaN単結晶膜を削っていった。GaN単結晶膜を50μm程度以上,望ましくは1 00μm程度以上削り込むことにより,機械加工歪みがほぼ除去され,また,結晶成長初期 時の結晶欠陥の多い領域を取り除くことができる。それから,さらに粒径の細かいダイヤモ ンドスラリーを用いたポリシング加工により,スクラッチ傷を除き,表面を鏡面にした。 【0 」 ( 020】)「 その後,加工にともなう欠陥を取り除くために･･･CMP(化学機械ポリシング)を適用し, これによりÅオーダーで平坦化された結晶成長用の面を得た。( 」【0021】) L 特開2001-313422号公報(甲40)「 この基板1の研磨は･･･n型窒化物半導体層21が露出するまで行う。･･･n型コンタクト 層21の研磨によりダメージを受けた領域をRIEにて1〜2μmエッチングを行う。 【0 」 ( 041】) (ｲ) 技術常識又は周知技術 上記(ｱ)@〜Gによれば,[1]半導体材料を含む単結晶材料に対して機械加工を施すと,表面には内部(完全結晶層)とは異なる加工変質層(非晶質層,多結晶層, モザイク層,クラック層,ひずみ層〔応力漸移層〕)と呼ばれる層が生じること,[2]機械加工によって発生する転位密度の上昇した領域も加工変質層に含まれること,及び[3]転位密度は透過型電子顕微鏡で観察・測定可能であることは,いずれも,本件優先日当時の技術常識であったものと認められる。
また,同H〜Lによれば,GaNを含む窒化物半導体についても,機械研磨(加工)によって,損傷を受けた層が形成されることや,転位が生じるとの記載がある。
そうすると,結局,本件優先日当時,GaNを含む窒化物半導体において,機械研磨を施すことにより転位を含む加工変質層が生じることは,当業者にとって技術常識であったものと認められる。
ウ 転位とキャリアのトラップ (ｱ) 各文献の記載 下記文献には,次の記載が認められる。
@ 半導体用語大辞典編集委員会編集,「半導体用語大辞典」,日刊工業新聞社,1999年3月20日,730〜733頁(甲12)「 転位･･･ 結晶中のひずみに起因する線欠陥の一種で,図(a)のように原子面の片側に線状 にダングリングボンドが並ぶ結晶欠陥である。(731頁左欄下から11〜8行目」 」 )「 転位の発生の源は結晶内の応力ひずみである･･･」(731頁右欄12〜13行目)「 転位は…透過型電子顕微鏡により観察できる。(732頁左欄12〜14行目) 」 A 高橋清外1名監修,「半導体・金属材料用語辞典」,株式会社工業調査会,1999 年9月20日,190〜191頁,682〜683頁,762〜763頁(甲13)「 ダングリングボンド… 原子の結合に寄与するボンドが結合しないでブラブラしているボンド。…ダングリングボ ンドは,…キャリアのトラップなどの作用をする。(763頁下から19〜15行目) 」 B 甲47・56「 格子欠陥は,結晶の構成原子(Si結晶ではSi原子自身)の周期的配列が乱れたもので, その空間的な広がり方によって,点欠陥,線欠陥,面欠陥に分類される。格子欠陥は,結晶 中のポテンシャルの周期性を乱すことになり,その結果,禁制帯の中に局在した電子状態(エ ネルギー準位)を作る。この局在したエネルギー準位は,ドナやアクセプタとして働き半導 体結晶の電気的性質に大きな影響を与えることになる。こうした意味で,格子欠陥は,前述 の汚染不純物と同様,“不純物制御”の妨げになる。(20頁下から10〜4行目) 」「 転位が電子や正孔のトラップとして働くとキャリア密度が減少する。(42頁5行目) 」「 表2.1 半導体結晶の不完全性。
… 線欠陥(転位)…らせん転位 60°転位 刃状転位 … 」(19頁) C 甲9「 ･･･GaN系化合物半導体以外の基板を使用すると,成長させるGaN系化合物半導体膜と 基板との熱膨張係数の違いや,格子定数の違いにより,製造されるGaN系化合物半導体中 には多数の欠陥が発生する。その欠陥は刃状転位と螺旋転位に分類され,その密度は合計で 約1×109cm-2〜1×1010cm-2程度にもなる。これらの欠陥は,キャリアをトラッ プして,調製した膜の電気的特性を損ねることが知られている他,大電流を流すようなレー ザーに対しては,寿命の低下を招くことが知られている。( 」【0005】) D 特開2001-148533号公報(甲59) 上記Cと同じ(【0005】) (ｲ) 技術常識又は周知技術上記(ｱ)@〜Bによれば,半導体結晶において線欠陥(転位)を含む格子欠陥が不純物制御の妨げになることや,原子面の片側に線状のダングリングボンドが並ぶ結晶欠陥である転位において,ダングリングボンドがキャリアのトラップなどの作用をすることは技術常識であったものと認められる。
また,同CDによれば,GaN系化合物半導体においても,同様に転位(刃状転位と螺旋転位)がキャリアをトラップして,調製した膜の電気的特性を損ねることが,本件優先日当時,当業者において知られていたものと認められる。そして,キャリアがトラップされれば,キャリア濃度が低下することは自明である。なお,転位がキャリアをトラップする過程が,転位が結晶成長の際に生じたものか,転位が電極形成面を機械研磨して生じたかなど,転位の生成原因によって異なるとする技術的根拠は見出せない。
そうすると,結局,本件優先日当時,GaN系化合物半導体において,転位がキャリアをトラップし,その結果,キャリア濃度が低下することは,当業者にとって技術常識であったものと認められる。
エ 不純物濃度とコンタクト抵抗 (ｱ) 各文献の記載 下記文献には,次の記載が認められる。
@ 甲9「 実施例2 ドーパント源SiH4の供給量を10nmｏl/min〜1000nmｏl/minの範囲で種々の値 とし,H-VPE法により不純物濃度の異なるGaN厚膜をそれぞれ成長させた。( 」【004 8】)「 ･･･レーザの作製に使用したGaN基板のN終端面側にn電極を形成し･･･不純物濃度に対 する接触比抵抗を調べた。･･･今回は,Ti(150Å)/Al(1000Å)･･･の電極パッドパターンを 使用した。( 」【0052】)「 図10は,GaN基板中の不純物濃度と接触比抵抗との関係を示す。不純物濃度が1×1 017cm-3を超えると接触比抵抗が1×10-5Ω・cm2以下となり,その後は不純物濃度 の増加とともに比抵抗は下がっていく。( 」【0053】) A 甲59 上記@と同じ(【0049】【0053】【0054】【図10】。
) (ｲ) 技術常識又は周知技術 上記(ｱ)によると,Siをドーピングして形成されたn型GaN基板の不純物濃度とコンタクト抵抗との関係について,甲4発明と同じ電極材料(Ti/Alの積層構造)を用いた場合に,不純物(Si)濃度が高くなれば接触比抵抗(コンタクト抵抗) 17 -3が低くなり,その逆も成り立つこと,不純物(Si)濃度が1×10 cm を超える -5 2と接触比抵抗が1×10 Ω・cm 以下となることは,本件優先日当時,当業者に周知の事項であったと認められる。
オ 加工変質層の除去 上記イ(ｱ)FGによれば,本件優先日当時,少なくともシリコンについては,加工 変質層が電気的特性に悪影響を及ぼすことやウエハーの反りやクラック発生の原因となることから,当該層を完全に除去すべきものとされていたことが認められる。
カ GaN基板の転位密度 (ｱ) 各文献の記載 下記文献には,次の記載が認められる。
@ 甲37「 得られたGaN基板の転位密度は平面透過電子顕微鏡分析(TEM)により2×10 5cm の低さであると決定されました。･･･GaN基板のn型導電性で,典型的キャリヤー濃 度･･･は･･･5×1018cm-3･･･であることを明らかにしました。(訳文1頁右欄下から8 」 〜2行目) A 甲38「 …得られたGaN基板の表面および裏面を研磨してエピタキシャル成長用の基板に加工し, 断面TEM観察したところ,貫通転位密度は,104cm-2と見積もられた。( 」【0043】) B 特開2000-223790号公報(甲39)「 …GaN基板成長時にもラテラル成長技術を取り込んでおり,転位密度を10 4cm-2以 下に抑制している。( 」【0026】) (ｲ) 技術常識又は周知技術 4 -2 上記(ｱ)によると,本件優先日当時,GaN基板の転位密度は,10 cm 以下〜2× 5 -210 cm 程度であったものと認められる。
キ 相違点9の認定の是非 甲4の記載は,前記アのとおりであり(【0202】,転位についての直接の記載 )はなく,甲4発明における研磨及びエッチング処理と転位との関係は明示されていない。
しかしながら,甲4発明において,GaN基板側を研磨機により研磨することにより,GaN基板に転位が生じ,この転位が加工変質層に含まれていることは,上記イにおいて認定した本件優先日当時の技術常識を踏まえれば,明らかといえる。ただし,甲4には,研磨によって生じた「表面歪み」について具体的な記載はなく,この「表面歪み」が,加工変質層そのものを意味するのか,加工変質層の一部を意味するのかは,甲4の記載からは不明である。
また,上記研磨によって生じた転位が,加工変質層の深さ方向においてどのように分布するかは研磨条件に依存して変わり得ると考えられ,したがって,表面歪み」 「が加工変質層の一部を意味するのであれば,エッチング処理によって除去した「表面歪み」の中に,専ら研磨によって生じた転位が一部でも含まれることが,直ちに甲4の記載から明らかであるとはいえない。
そうすると,甲4発明の除去された裏面近傍の領域に,研磨により発生した転位を含むかどうかは明らかではないから,この点は本件発明1との相違点になると認められる。
したがって,審決の相違点9の認定には,誤りはない。
(2) 相違点9の判断の誤りの有無について ア 検討 前記(1)アのとおり,甲4発明では,n型電極のコンタクト抵抗の低減と電極剥離を防止するために,エッチング処理により,GaN基板を研磨機により研磨することによって生じた「表面歪み」及び酸化膜を除去するものとされている。したがって,甲4発明においては,GaN基板では,必要とするコンタクト抵抗を確保するために,研磨機による研磨及び鏡面出しのみでは不十分であり,エッチング処理の必要があることが示唆されている。なお,甲4発明の研磨により生じた「表面歪み」を,研磨面の「表面のみ」に限定して解すべき技術的根拠はなく,また,甲4に転位について明示の記載がないからといって,直ちに,甲4発明に接した当業者が,甲4発明においては,研磨により発生した転位を除去する必要がないとしているものと理 解するとはいえない。
ところで,前記(1)イウのとおり,本件優先日当時,@GaNを含む窒化物半導体において,機械研磨を施すことにより転位を含む加工変質層が生じること,AGaN系化合物半導体において,転位がキャリアをトラップし,その結果,キャリア濃度が低下することは技術常識であったと認められるから,当業者は,甲4発明においても,研磨機による研磨によって加工変質層に相当する層に転位が生じており,この転位がキャリアである自由電子をトラップしてキャリア濃度が低下するとの機序が生じていると,当然に理解する。
そして,前記(1)エのとおり,n型GaN基板について甲4発明と同じ電極材料(Ti/Alの積層構造)を用いた場合に,Siなどの不純物濃度が高くなり,自由電子が増加すれば,接触比抵抗(コンタクト抵抗)が低くなるとの関係が周知であるところ,その機序にかんがみると,転位が自由電子などのキャリアをトラップしてキャリア濃度が低下した場合には,反対に接触比抵抗(コンタクト抵抗)が高くなるといえる。そうすると,キャリア濃度のみがコンタクト抵抗を左右するものではないとしても,当業者は,キャリア濃度が高くなればコンタクト抵抗が低くなるという作用機序自体は容易に見出すことができるといえる。そして,コンタクト抵抗が低いことは,半導体素子においては常に望まれるものである。
さらに,前記(1)オのとおり,少なくともシリコンについては,転位を含む加工変質層は完全に除去すべきものとされており,また,同アのとおり,転位を含む加工変質層が電気的特性に与える悪影響は,シリコンとGaN系化合物半導体において異なるものではないといえる。
以上からすると,甲4発明における研磨により生じた「表面歪み」の除去によるコンタクト抵抗の低減を,技術常識や周知の技術事項に従って,機械加工により生じた転位の除去によるコンタクト抵抗の低減と理解し,更なるコンタクト抵抗の低減を目的として,このコンタクト抵抗上昇の原因となる加工変質層を除去するとの観点から上記のエッチング処理を行うことは,当業者にとって格別の創意を要する 改良の試みであるとはいえない。そして,前記(1)カのとおり,本件優先日当時のG 4 -2 5 -2aN基板の転位密度は,10 cm 以下〜2×10 cm 程度であったのであるから,甲4発明において,加工変質層を除去すれば,除去後の基板の転位密度は完全結晶 9 -2と同程度となり,1×10 cm 以下となることは自明である。
そうすると,甲4発明において,技術常識や周知の事項に基づいて相違点9に係る本件発明1の構成を採用することは,当業者が容易になし得たと認められる。
イ 被告の主張について 被告は,@甲4発明は,転位がコンタクト抵抗を増大させるとの認識の下に転位を除去しようとするものではない,A鏡面仕上げをしてもなお存在する程度の転位がコンタクト抵抗増大の原因となることは,容易に分かることではない,B加工によって完全結晶から少しでも変化した加工変質層は,除去の必要性が認識されていなくても完全に除去するのが技術常識であるなどとはいえない旨を主張する。
しかしながら,甲4に,甲4発明がコンタクト抵抗を減少するために転位に着目したとの明示的な記載はないとしても,技術常識等を踏まえた上で先行文献に接する当業者は,甲4発明から,機械加工により生じた転移の除去によるコンタクト抵抗の低減という機序を読み取ることができる。また,鏡面仕上げ後のエッチング処理によりコンタクト抵抗を低減させた甲4発明は,同時に,コンタクト抵抗増大の原因が鏡面仕上によってはすべて解消できないことを示唆しているのであり,上記技術常識等を踏まえれば,転位を除去すれば更にコンタクト抵抗を低減させられるとの知見に達するのは容易といえる。なお,加工変質層をどの程度除去すべきかは,要求される用途等の必要性に応じて適宜に定めることであり,その必要性がないのに常にすべての加工変質層を除去すべきものではないが,コンタクト抵抗の低減のために加工変質層を除去する選択をすること自体が容易であることに変わりはない。
被告の上記主張は,いずれも採用することができない。
ウ 小括 以上から,審決の相違点9の判断には,誤りがある。
(3) 総括 以上のとおりであり,取消事由2は,理由がある。
3 相違点10について 前記2(1)エ(ｲ)のとおり,Siをドーピングして形成されたn型GaN基板で甲 17 -34発明と同じ電極材料を用いた場合に,不純物濃度が1×10 cm を超えるとコン -5 2タクト抵抗が1×10 Ω・cm 以下となることは,本件優先日当時,当業者に周知の事項である。
そうすると,甲4発明において,加工変質層を除去して,転位密度を加工前の完 -2 2 2全結晶と同程度にすれば,コンタクト抵抗は1×10 Ω・cm 以下(0.05Ω・cm 以下)となるものと推測され,仮にそうではないとしても,そのようなコンタクト抵抗とすることは,当業者であれば容易であると認められる。
したがって,相違点10は,容易想到であると認められる。
4 まとめ 以上のとおり,取消事由2は理由があり,かつ,これは,審決の無効理由5に対する判断に影響を及ぼすものと認められる。したがって,取消事由1・3〜7について判断するまでもなく,審決を取り消すこととする。さらに,特許無効審判において,相違点9・10が容易想到であることを前提に,本件発明2〜10の容易想到性について改めて判断することが相当である。
結論
よって,原告の請求は理由があるから,審決を取り消すこととして,主文のとおり判決する。
裁判長裁判官 清水節
裁判官 中村恭
裁判官 中武由紀
すごい知財EXPO'22